[发明专利]存储芯片和制造存储芯片的布局设计

权利要求书

1.一种静态随机存取存储器SRAM芯片，包括：

多个SRAM单元，其中，每个所述SRAM单元都包括：

电源电压参考导体；

第一接地参考导体；

两个交叉耦合反相器；和

两个传输栅极器件；以及

多个单元电流跟踪单元，其中，所述多个单元电流跟踪单元中的每个单元电流跟踪单元都包括：

第一半单元，其中，所述第一半单元包括：

第一跟踪位线导体；

第一互补金属氧化物半导体CMOS包括：

第一下拉(PD)器件，和

第一上拉(PU)器件，和

第一传输栅极器件，被配置为跟踪电流；以及

第二半单元，其中，所述第二半单元包括：

第二CMOS器件，包括：

第二下拉器件，和

第二上拉器件，和

第二传输栅极器件，被配置为接收字线信号；

多个电容跟踪单元，其中，所述多个电容跟踪单元中的每个电容跟踪单元都包括：

第三半单元，其中，所述第三半单元包括：

第三传输栅极器件，被配置为跟踪位线电容；和

第三CMOS，所述第三CMOS包括：

第三上拉器件，和

第三下拉器件，所述第三下拉器件具有被配置为电浮置的源极节点；

第四半单元，其中，所述第四半单元包括：

第四传输栅极器件，被配置为伪单元；和

第四CMOS，所述第四CMOS包括：

第四上拉器件，和

第四下拉器件，所述第四下拉器件的源极节点电连接至第二接地参考导体；

其中，所述第一半单元不同于所述第二半单元，所述第三半单元不同于所述第四半单元；

所述第一CMOS的所述第一下拉器件的栅极或者所述第一CMOS的所述第一上拉器件的栅极电连接至所述电源电压参考导体；

所述第二上拉器件的漏极节点与所述第二下拉器件的漏极节点电隔离；

所述第一传输栅极器件的栅极节点电连接至跟踪使能导体；

所述第二传输栅极器件的栅极节点电连接至第一字线导体；

所述第三传输栅极器件的栅极节点电连接至所述第二接地参考导体；以及

所述第四传输栅极器件的栅极节点电连接至所述第一字线导体。

2.根据权利要求1所述的SRAM芯片，其中，所述第二接地参考导体电连接至所述第一接地参考导体。

3.根据权利要求1所述的SRAM芯片，其中，所述第二接地参考导体电连接至所述多个单元电流跟踪单元的P阱导体。

4.根据权利要求1所述的SRAM芯片，其中，从所述第一CMOS器件的所述第一下拉器件的栅极或从所述第一CMOS器件的所述第一上拉器件的栅极至所述电源电压参考导体线的连接路径包括：

栅极接触件，和

第一通孔。

5.根据权利要求1所述的SRAM芯片，其中，所述第四上拉器件的源极节点电浮置。

6.根据权利要求1所述的SRAM芯片，其中，所述多个SRAM单元中的每个SRAM单元的单元尺寸和所述多个单元电流跟踪单元或所述多个电容跟踪单元中的每个跟踪单元的单元尺寸基本相同。

7.根据权利要求1所述的SRAM芯片，进一步包括：存储单元阵列，其中，所述存储单元阵列布置为多列和多行；

所述多个SRAM单元和所述多个单元电流跟踪单元或所述多个电容跟踪单元中的跟踪单元均位于所述存储单元阵列中；以及

所述多个单元电流跟踪单元或所述多个电容跟踪单元中的跟踪单元定位为邻近所述SRAM单元的边缘列。

8.根据权利要求1所述的SRAM芯片，其中，所述多个单元电流跟踪单元中的每个单元电流跟踪单元和所述多个电容跟踪单元中的每个电容跟踪单元都位于第一列中；

所述第一列包括至少2个至32个单元电流跟踪单元；

所述第一传输栅极器件的漏极节点和所述第三传输栅极器件的漏极节点均电连接至所述第一跟踪位线导体。