[发明专利]一种半导体器件及其制造方法

说明书

一种半导体器件的结构和制造方法，包括：提供半导体衬底；在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成隔离，其中，第一半导体层包括位于部分有源区内的第一部分和向栅极端部方向延伸的第二部分，第一部分在栅宽方向与有源区同宽且在栅长方向的宽度大于或等于栅长；在第二半导体层的有源区上形成器件结构，器件结构的栅极位于第一部分之上；在第二部分之上的第二半导体层中形成贯通的刻蚀孔；通过刻蚀孔腐蚀去除第一半导体层，以形成空腔；在空腔及刻蚀孔的内表面上形成介质层，并以导体层填充空腔及刻蚀孔。本发明可以通过在空腔及刻蚀孔中填充介质层和导体层来形成背栅结构，实现对器件的阈值电压进行调节，工艺简单易行。

技术领域

本发明属于半导体制造领域，尤其涉及一种半导体器件及其制造方法。

背景技术

随着器件的特征尺寸不断减小，在进入纳米尺度尤其是22nm以下尺寸以后，临近半导体物理器件的极限问题接踵而来，如电容损耗、漏电流增大、噪声提升、闩锁效应和短沟道效应等，为了克服这些问题，SOI(绝缘体上硅，Silicon-On-Insulator)技术应运而生。

SOI衬底分厚层和薄层SOI，薄层SOI器件的顶层硅的厚度小于栅下最大耗尽层的宽度，当顶层硅的厚度变薄时，器件从部分耗尽(Partially Depletion)向全部耗尽(FullyDepletion)转变，当顶层硅小于50nm时，为超薄SOI(Ultra thin SOI，UTSOI)，SOI器件全部耗尽，全部耗尽的器件具有较大电流驱动能力、陡直的亚阈值斜率、较小的短沟道、窄沟道效应和完全消除Kink效应等优点，特别适用于高速、低压、低功耗电路的应用，超薄SOI成为22nm以下尺寸工艺的理想解决方案。

然而，目前SOI衬底的造价较高，且提供的SOI衬底的规格较为单一，无法根据器件的需要调整各层的厚度。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种半导体器件及其制造方法，可利用体衬底实现类SOI器件且易于形成背栅。

为实现上述目的，本发明的技术方案为：

一种半导体器件的制造方法，包括步骤：

提供半导体衬底；

在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成隔离，其中，第一半导体层包括位于部分有源区内的第一部分和向栅极端部方向延伸的第二部分，第一部分在栅宽方向与有源区同宽且在栅长方向的宽度至少等于栅长；

在第二半导体层的有源区上形成器件结构，器件结构的栅极位于第一半导体层的第一部分之上；

在第一半导体层的第二部分之上的第二半导体层中形成贯通的刻蚀孔；

通过刻蚀孔腐蚀去除第一半导体层，以形成空腔；

在空腔及刻蚀孔的内表面上形成介质层，并以导体层填充空腔及刻蚀孔，以分别形成背栅及连接孔。

可选的，形成第一半导体层和第二半导体层的步骤具体包括：

在衬底上形成第一掩膜层，并刻蚀部分厚度的衬底；

进行选择性外延生长，形成第一半导体层；

去除第一掩膜层；

进行外延生长，形成第二半导体层；

进行刻蚀，以形成隔离沟槽；

填充隔离沟槽，以形成隔离；

其中，第一半导体层包括位于有源区内的第一部分和向栅极端部延伸的第二部分。