[发明专利]基于FPGA的寄存器使能信号优化方法

权利要求书

1.一种基于FPGA的寄存器使能信号优化方法，其特征在于，所述方法包括：

对寄存器传输级RTL代码进行综合，生成第一门级网表，所述第一门级网表包括节点；

取出所述节点中的第一节点，将所述第一节点放入第一队列中；

查询所述第一门级网表，获取第二节点；

如果所述第二节点为寄存器的输出端口，获取寄存器输出保持第一路径，修改所述第一门级网表和所述寄存器输出保持第一路径中的多路选择器的使能信号，生成第二门级网表，其中，所述第二节点是所述第一节点的源节点；

如果所述第二节点不为寄存器的输出端口，判断所述第二节点是否为多路选择器的输出端口；

当所述第二节点是多路选择器的输出端口时，将第三节点和第四节点放入所述第一队列中，其中，所述第三节点和第四节点为所述多路选择器的输入端口；

遍历所述第一队列中的节点，直至所述第一队列为空。

2.根据权利要求1所述的方法，其特征在于，所述节点具体为寄存器的输出端口和/或寄存器与多路选择器相连的端口和/或多路选择器间相连的端口。

3.根据权利要求1所述的方法，其特征在于，所述如果所述第二节点为寄存器的输出端口，获取寄存器输出保持第一路径，修改所述第一门级网表和所述寄存器输出保持第一路径中的多路选择器的使能信号，生成第二门级网表具体包括：

如果所述第二节点为寄存器的输出端口，删除所述第一门级网表中的所述第二节点所在的多路选择器，并将该多路选择器的输入端口的源节点与该多路选择器输出端口驱动的全部节点相连；

将所述寄存器输出保持第一路径中的多路选择器的使能信号连接至与非门的输入端；

当所述寄存器不具有使能信号时，所述与非门输出第一信号，将所述第一信号输入至所述寄存器的使能端，生成第二门级网表。

4.根据权利要求3所述的方法，其特征在于，所述将所述寄存器输出保持第一路径中的多路选择器的使能信号连接至与非门的输入端具体包括：

当所述寄存器输出保持第一路径中的多路选择器的数据输入端为0时，将所述数据输入端为0的多路选择器的使能端经非门后，连接至与非门的输入端。

5.根据权利要求4所述的方法，其特征在于，所述方法还包括：

当所述寄存器具有寄存器使能信号时，将所述与非门的输出端连接至与门的一输入端，将所述寄存器使能信号连接至所述与门的另一输入端，将所述与门的输出端连接至寄存器的使能端；

所述与门输出第二信号，将所述第二信号输入至所述寄存器的使能端，生成第二门级网表。

6.根据权利要求1所述的方法，其特征在于，所述第一队列具体为先进先出队列。

7.根据权利要求1-6任一项所述的方法，其特征在于，所述寄存器为8位寄存器组。