[发明专利]提高图像传感器模拟域累加器累加效果的装置和方法有效
申请号: | 201410486889.9 | 申请日: | 2014-09-22 |
公开(公告)号: | CN104219469B | 公开(公告)日: | 2017-11-21 |
发明(设计)人: | 姚素英;夏雨;徐江涛;聂凯明;史再峰 | 申请(专利权)人: | 天津大学 |
主分类号: | H04N5/374 | 分类号: | H04N5/374;H04N5/353 |
代理公司: | 天津市北洋有限责任专利代理事务所12201 | 代理人: | 刘国威 |
地址: | 300072*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提高 图像传感器 模拟 累加器 累加 效果 装置 方法 | ||
1.一种提高图像传感器模拟域累加器累加效果的方法,其特征是,利用n行×m列的像素阵列、两步式模拟域累加器、列并行ADC、水平移位寄存器实现,采用欠采样率为(n-1)/n的逆序滚筒式曝光,具体实现为在一个渡越时间内从第n行像素到第2行像素逐次开始曝光,在下一个渡越时间开始时,第1行像素接着曝光,然后,再从第n行像素开始曝光,这样在一个渡越时间内n行像素会输出(n-1)个数据;其中,具体实现过程如下所述:首先,采用欠采样率为(n-1)/n的逆序滚筒式曝光:在一个渡越时间内从第n行像素到第2行像素逐次开始曝光,在下一个渡越时间开始时,第1行像素接着曝光,然后,再从第n行像素开始曝光,这样在一个渡越时间内n行像素会输出(n-1)个数据;然后,对于每列n行像素信号进行分组:将其分成b组,每组a行;每组像素的输出信号在对应列的第一步模拟域累加器中累加a次后即读出,该模拟域累加器被清空并可以读入新的数据;第一步累加所需要的积分器个数为n-b=n-(n/a)=(1-1/a)n;第一步模拟域累加器输出的信号在第二步模拟域累加器中累加b次后输出至ADC;第二步累加所需要的积分器个数为n-a;接着,每列像素曝光产生像素曝光信号输送到对应的列级模拟累加电路中:第一组第一个像素对于物体A的曝光信号在输送到第一步模拟域累加器中的经过复位清空其中原有电荷的积分器后,进行采样保持,等到第一组第二个像素对于A的曝光信号产生,并输入至相同的积分器进行累加;当第一组最后一个像素对于A的曝光信号产生并输入至该积分器,即,第一步模拟域累加器中的此积分器累加完成a次后,将累加信号a(A)输出至第二步模拟域累加器中的经过复位清空其中原有电荷的积分器;接着,第二组第一个像素开始曝光,重复上述过程,而当第二步模拟域累加器累加b个a(A)信号后,则b[a(A)]作为最终累加结果输出至列并行ADC量化,最后所有列的量化结果经水平移位寄存器串行输出。
2.一种提高图像传感器模拟域累加器累加效果的装置,其特征是,由n行×m列的像素阵列、两步式模拟域累加器、列并行ADC、水平移位寄存器构成,n行×m列像素分成b组,每组a行,像素阵列的读出信号在模拟域累加器中累加a次后即读出,该模拟域累加器被清空并可以读入新的数据;第一步累加的积分器个数为n-b=n-(n/a)=(1-1/a)n;第二步模拟域累加器的积分器个数为(n-a),像素曝光产生像素曝光信号输送到第一步累加电路中,第一组第一个像素对于物体A的曝光信号在输送到第一步模拟域累加器中的经过复位清空其中原有电荷的积分器后,进行采样保持,等到第一组第二个像素对于A的曝光信号产生,并输入至相同的积分器进行累加;当第一组最后一个像素对于A的曝光信号产生并输入至该积分器,即,第一步模拟域累加器中的此积分器累加完成a次后,将累加信号a(A)输出至第二步模拟域累加器中的经过复位清空其中原有电荷的积分器;接着,第二组第一个像素开始曝光,重复上述过程;而对于第二步模拟域累加器累加b个a(A)信号后,则输出信号b[a(A)]作为最终累加结果输出至ADC量化。
3.如权利要求2所述的提高图像传感器模拟域累加器累加效果的装置,其特征是,两步式模拟域累加器每一步均相当于一个多路开关电容放大器,且两步式模拟域累加器共享一个运算放大器,故每一个积分器均包括两个积分电容,第x步的第y个积分电容的上极板经分别由下降沿提前的积分时钟Ixya和下降沿提前的复位时钟Resetxya控制的两个并联开关接入运放正输入端,下极板经积分时钟Ixy控制的开关接入运放负输出端,且同时经复位时钟Resetxy控制的开关与另一个积分电容的下极板相连;所述另一个积分电容以相同的连接方式跨接在运放的负输入端和正输出端之间;其中,x表示第x步累加电路,y表示第x步累加电路中的第y个积分器;两个由clk4控制的采样开关分别跨接运放正输入端与负输出端,运放负输入端与正输出端;像素输出信号像素复位信号Vrst或像素曝光信号Vsig,经两相不交叠时钟clk1和clk2控制的并联开关接入一采样电容Cs上极板,此采样电容Cs下极板经clk3控制的开关接运放正输入端;参考电压Vref经相同的采样电容Cs、相同的开关以相同方式接运放负输入端;Vos表示运放失调电压,等效为一个运放正输入端的不变电压源,此失调电压在失调存储步骤中,即开关电容放大器采样阶段,被消除。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410486889.9/1.html,转载请声明来源钻瓜专利网。