[发明专利]一种基于PLL‑VCO的高准度老化监测器

说明书

技术领域

本发明涉及一种老化监测器，尤其是涉及一种基于PLL-VCO的高准度老化监测器。

背景技术

随着晶体管特征尺寸的不断减小，电路老化效应造成的参数偏差对集成电路可靠性的影响日益突出。根据物理机制的不同，电路老化效应可分为负偏压温度不稳定(Negative Bias Temperature Instability,NBTI)、热载流子注入(Hot Carrier Injection,HCI)、时间相关电介质击穿(Time-Dependent Dielectric Breakdown,TDDB)以及电磁迁移(Electromigration,EM)等。在纳米级CMOS工艺下，NBTI效应已经成为影响芯片服役期可靠性的首要因素。这是因为随着晶体管特征尺寸的不断缩小，栅氧厚度不断减小，而供电电压的下降却相对比较缓慢。在这种情况下，非常薄的氧化层和较高的供电电压在晶体管的沟道内形成了很强的电场，进而加剧电路老化效应的影响。电路老化效应通常采用反应-扩散模型来描述，如图1所示。

当集成电路制造工艺进入纳米尺度时，如何有效地监控和量化电路老化正在成为一项关键技术。如何有效地监测与量化电路老化，是纳米级CMOS电路抗老化设计的前提。Raychowdhury等在ISSCC会议上提出自适应字线电荷泵技术，提高寄存器堆的抗电路老化和(Process Voltage Temperature,PVT)PVT扰动的能力。Mostafa提出一种自适应体偏置方案降低电路老化对6T SRAM单元性能的变化。Kim等提出全数字化片上高精度的电路老化频率退化传感器，主要采用两个环形振荡器和频差检测电路相结合的方式，消除共模环境因素等方面的影响。Keane等提出一种电路老化传感器，可同时监测HCI效应、NBTI效应和TDDB效应。Mahfuzul等提出基于P/N敏感的老化监测电路，并实现自适应调整技术，以及采用Corner Chip的验证方法。但是上述这些老化监测电路自身存在的老化效应无法消除，会对老化监测结果造成不良影响，从而导致老化监测数据准确度不够高。

发明内容

本发明所要解决的技术问题是提供一种基于PLL-VCO的高准度老化监测器，该老化监测器采用对电路老化引起的参数偏差不敏感的PLL电路作为参考电路，对电路老化引起的参数偏差敏感的VCO电路作为老化产生电路，比较PLL电路和VCO电路的输出信号得到老化数据，由此可以消除该老化监测器自身存在的老化效应对老化监测结果造成的不良影响，提高老化监测数据准确度。

本发明解决上述技术问题所采用的技术方案为：一种基于PLL-VCO的高准度老化监测器，包括控制电路、监测电路和输出电路，所述的监测电路包括参考电路、老化产生电路和比较电路，所述的参考电路为对电路老化引起的参数偏差不敏感的PLL电路，所述的老化产生电路为对电路老化引起的参数偏差敏感的VCO电路，所述的控制电路分别与所述的PLL电路、所述的VCO电路、所述的比较电路和所述的输出电路连接，所述的PLL电路的输出端与所述的比较电路的第一输入端连接，所述的VCO电路的输出端与所述的比较电路的第二输入端连接，所述的比较电路的输出端与所述的输出电路的输入端连接，所述的PLL电路的输入端输入参考时钟信号，所述的PLL电路的输出端输出参考频率信号，所述的VCO电路的输出端输出监测频率信号，所述的比较电路将所述的参考频率信号和所述的监测频率信号进行对比得到老化数据后通过输出电路的输出端输出，所述的参考时钟信号的幅值与所述的VCO电路在初始状态时输出的时钟频率信号的幅值相同，将所述的VCO电路在初始状态时输出的时钟频率信号的周期记为T，所述的参考时钟信号的周期为T1，其中T≤T1≤2T。