[发明专利]铜互连的扩散阻挡层、半导体器件及其制造方法

权利要求书

1.一种铜互连的扩散阻挡层，用于接触孔的铜集成应用中，该接触孔形成于低介电常数介质层中，所述低介电常数介质层位于下层铜线层之上，该接触孔的底部和侧壁形成有扩散阻挡层，其特征在于，该扩散阻挡层包括：

第一钽层，覆盖于该接触孔的底部；

氮化钽层，覆盖于该接触孔的侧壁；以及

第二钽层，覆盖于该第一钽层和氮化钽层之上。

2.根据权利要求1所述的铜互连的扩散阻挡层，其特征在于：该接触孔底部上的第一钽层和第二钽层之间还覆盖有氮化钽层，形成接触孔底部的钽-氮化钽-钽的夹心层叠结构。

3.一种铜互连的半导体器件，其包括下层铜线层、铜线层之上的低介电常数介质层以及低介电常数介质层中形成的接触孔，该接触孔的底部和侧壁形成有扩散阻挡层，其特征在于，该扩散阻挡层包括：

第一钽层，覆盖于该接触孔的底部；

氮化钽层，覆盖于该接触孔的侧壁；以及

第二钽层，覆盖于该第一钽层和氮化钽层之上。

4.根据权利要求3所述的铜互连的半导体器件，其特征在于：该接触孔底部上的第一钽层和第二钽层之间还覆盖有氮化钽层，形成接触孔底部的钽-氮化钽-钽的夹心层叠结构。

5.一种权利要求1或2所述扩散阻挡层的制造方法，该扩散阻挡层用于铜互连半导体器件中，该半导体器件包括下层铜线层、铜线层之上的低介电常数介质层以及低介电常数介质层中形成的接触孔，其特征在于，该扩散阻挡层的制造方法包括以下步骤：

步骤S01，在该接触孔底部沉积第一钽层；

步骤S02，在该接触孔侧壁以及底部沉积氮化钽层；

步骤S03，在该接触孔侧壁以及底部沉积第二钽层。

6.根据权利要求5所述的扩散阻挡层的制造方法，其特征在于：步骤S02还包括去除部分或全部该接触孔底部沉积的氮化钽层。

7.根据权利要求6所述的扩散阻挡层的制造方法，其特征在于：步骤S01包括在该半导体器件上沉积钽薄膜，并通过刻蚀或离子物理轰击去除该接触孔侧壁的钽薄膜。

8.根据权利要求5所述的扩散阻挡层的制造方法，其特征在于：该第一钽层、第二钽层和氮化钽层通过PVD、MOCVD或ALD方法沉积，厚度分别为0.5nm-200nm。

9.根据权利要求8所述的扩散阻挡层的制造方法，其特征在于：该制造方法还包括步骤S04，在该半导体器件上沉积铜种子层以及铜填充层，步骤S05，通过CMP去除该半导体器件表面多余的铜和扩散阻挡层。

10.根据权利要求9所述的扩散阻挡层的制造方法，其特征在于：该铜种子层通过PVD或ALD方法沉积，其厚度为0.5nm-1000nm；该铜填充层通过ECP方法电镀，其厚度为200nm-3000nm。