[发明专利]多级分压电路

说明书

技术领域

本发明提供一种分压电路，特别是一种具有多个并联的分压元件的多级分压电路。

背景技术

在集成电路中，分压电路为用来产生多个不同的电压值至负载，以驱动负载或提供负载作其他的应用。

传统的分压电路在同一个电流路径上串联多个分压元件，以据此产生多个分压。以分压元件为电阻来说，如图1所示，分压电路10在电流路径IC上串联4个电阻，其分别为电阻R1、R2、R3与R4。电阻R1～R4具有相同的阻值。分压电路10的一端接收电压VC，且其另一端接地。因此，分压电路10将根据电阻R1～R4的阻值，分别于电阻R1～R4之间产生分压B1、B2与B3。此时，分压B1～B3的电压值Vn将分别为Vn＝n/4*VC，其中n为1～3。而分压B1～B3的输入功率Pn将分别为Pn＝Vn*IC，其中n为1～3。

然而，每个分压B1～B3的驱动能力越强，分压电路10的静态功耗越大。再者，每个分压B1～B3分别有Pn＝Vn*IC的功耗，使得分压电路10的驱动效率低。另外，在串接多个电阻的架构下，每个分压B1～B3之间的关联性较大。故若电连接在某个分压上的负载有变化时，其他分压亦会受到影响，使得分压B1～B3的稳定性较差。因此，若能改善上述缺点，分压电路10将可以产生更稳定的分压B1～B3至负载。

发明内容

本发明的目的在于提供一种多级分压电路，其利用多个阶层的架构来设置分压元件。据此，在产生相同分压数量的情况下，多级分压电路有较高的驱动效率，且可产生更稳定的分压至负载。

本发明实施例提供一种多级分压电路。多级分压电路包括一高电压端、一低电压端、一主级分压元件与一子级分压元件。高电压端用以产生一高电压。低电压端用以产生一低电压。主级分压元件电连接于高电压端与低电压端之间。主级分压元件具有一主端，且接收并均分高电压与低电压，以据此产生主输出电压至主端。以及子级分压元件电连接于高电压端与低电压端之间，且与主级分压元件并联。子级分压元件具有一上端与一下端。而子级分压元件接收并均分低电压与主输出电压以产生一下输出电压至下端，且接收并均分高电压与主输出电压以产生一上输出电压至上端。其中高电压与低电压的总和为主输出电压的二倍。主输出电压与低电压的总和为下输出电压的二倍。而高电压与主输出电压的总和则为上输出电压的二倍。

综合以上所述，本发明实施例所提供的多级分压电路，其在每个阶层中均分接收到的电压，以根据阶层的数目产生2^N-1个分压(N为阶层总数且N≧1)。故在产生相同分压数量的情况下，多级分压电路有较高的驱动效率。此外，分压元件在多个阶层的架构下，每个分压之间的关联性较小，若某个分压上的负载有变化时，其他分压受到的影响较小，使得每个分压的稳定性较好。故多级分压电路将可以产生更稳定的分压至负载。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与附图仅用来说明本发明，而非对本发明的权利范围作任何的限制。

附图说明

图1是传统的分压电路的示意图。

图2A是本发明一实施例的多级分压电路的示意图。

图2B是本发明一实施例的主级分压元件的示意图。

图3A是本发明另一实施例的多级分压电路的示意图。

图3B是图3A的第一频率的波形图。

图4是本发明另一实施例的多级分压电路的示意图。

图5A是本发明另一实施例的多级分压电路的示意图。

图5B是图5A的第一频率与第二频率的波形图。

【符号说明】

10：分压电路

100、200：多级分压电路

101、202：下端

102、204：主端

103、206：上端

110、210：高电压端

120、220：低电压端

130、230：主级分压元件

140、240：子级分压元件

142、242：下分压器

144、244：上分压器

150、250：下开关

155、255：上开关

201：第一端

203：第二端

205：第三端

207：第四端

260：次级分压元件

262：第一分压器

264：第二分压器

266：第三分压器

268：第四分压器