[发明专利]一种可配置型的多位密钥输出TVD-PUFs电路

说明书

技术领域

本发明涉及一种PUFs电路，尤其是涉及一种可配置型的多位密钥输出TVD-PUFs电路。 

背景技术

随着集成电路和计算机技术的发展，人们对信息安全的要求越来越高，高性能安全芯片的开发已经成为信息化社会的迫切需求。物理不可克隆函数(Physical Unclonable Functions,PUFs)电路利用集成电路制作过程中产生的静态随机工艺偏差产生无限多个、随机、不可克隆的密钥，被称为芯片领域的“DNA特征识别技术”。由于PUFs电路具有唯一性、随机性和不可克隆性等特性，可广泛应用到现代密码系统，例如银行卡、身份证、射频识别(Radio Frequency IDentification,RFID)、iphone手机、数码相机以及游戏设备等等。PUFs电路也是信息安全领域硬件识别技术的重要补充，确保安全芯片的健康使用。鉴于PUFs电路在信息安全方面的特性，已经引起越来越多研究人员的关注，并取得相关研究成果。Pappu等依据光学操作原理提出物理单向函数(Physical One-Way Functions,POWFs)的概念，并将其用于武器控制条约的战略武器识别中；Lofstrom等在ISSCC会议上首次提出芯片识别技术(Integrated Circuit Identification,ICID)，采用晶体管制造过程引起阈值电压的随机偏差，产生唯一、不可复制的数字ID信息；Lim等采用互联线和晶体管的延迟偏差实现Arbiter-PUFs电路；Su等在0.13μm工艺下实现有效长度为128位、能量效率为1.6pJ/bit、稳定性达到96％的SRAM-PUFs电路。 

由于PUFs电路提取的芯片制造过程中不可避免产生的工艺偏差是唯一的，从而导致PUFs电路的输出密钥固定，但是当产品(例如芯片)需要更换密钥时，必须将整个PUFs硬件电路进行替换，成本很高。 

发明内容

本发明所要解决的技术问题是提供一种可配置型的多位密钥输出物理不可克隆函数(Threshold Variation Delay PUFs，TVD-PUFs)电路，该PUFs电路通过控制信号配置阈值偏差延迟电路，使PUFs电路中存在多个可提取的工艺偏差，PUFs电路的输出信号(密钥)可以进行重构，无需更换硬件就可以实现输出密钥的变化。 

本发明解决上述技术问题所采用的技术方案为：一种可配置型的多位密钥输出TVD-PUFs电路，包括数据输入模块、控制器、移位寄存器、译码器、n个PUFs单元电路和输出模块，所述的数据输入模块的输入端接入外部数据，所述的数据输入模块的输出端与所述的控制器的输入端连接，所述的控制器的输出端与所述的移位寄存器的输入端连接，所述的移位寄存器的输出端与所述的译码器的输入端连接，所述的PUFs单元电路包括i位阈值偏差延迟电路和判决器，所述的阈值偏差延迟电路由两个延迟单元组成，两个延迟单元分别为第一延迟单元和第二延迟单元； 

所述的延迟单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和反相器，所述的第一PMOS管的源极和所述的第四PMOS管的源极均接入电源，所述的第一PMOS管的漏极和所述的第二PMOS管的源极连接，所述的第二PMOS管的漏极、所述的第二NMOS管的漏极、所述的第四PMOS管的漏极和所述的第四NMOS管的漏极连接且其连接端为所述的延迟单元的输出端，所述的第二NMOS管的源极和所述的第一NMOS管的漏极连接，所述的第一NMOS管的源极和所述的第四NMOS管的源极均接地，所述的第一PMOS管的栅极、所述的第一NMOS管的栅极和所述的反相器的输入端连接且其连接端为所述的延迟单元的控制端，所述的第二PMOS管的栅极、所述的第二NMOS管的栅极、所述的第三NMOS管的源极和所述的第三PMOS管的漏极连接且其连接端为所述的延迟单元的输入端，所述的第三PMOS管的栅极、所述的第三NMOS管的栅极和所述的反相器的输出端连接，所述的第三PMOS管的源极和所述的第四PMOS管的栅极连接，所述的第三NMOS管的漏极和所述的第四NMOS管的栅极连接；