[发明专利]高像素高帧率的CMOS图像传感器及图像采集方法

权利要求书

1.一种高像素高帧率的CMOS图像传感器，其特征在于:包括依次连接的像素阵列部(101)、增量ΣΔADC阵列部(102)、数字相关双采样部(103)和缓冲存储器部(104)，还包括行译码单元部(105)，行译码单元部(105)的信号输出端接像素阵列部(101)的控制端，还包括列读出控制电路(106)，列读出控制电路(106)的信号输出端接缓冲存储器部的控制端，增量ΣΔADC阵列部(102)接有电压缓冲器(107)和时钟延迟与驱动电路(108)；

增量ΣΔADC阵列部(102)采用列并行ADC结构，每一列像素对应一个增量ΣΔADC；

增量ΣΔADC阵列部(102)中，每个增量ΣΔADC中的运算放大器由第一差分输入管(M1)、第二差分输入管(M2)、第一负载管(M3)、第二负载管(M4)和尾电流源管(M5)组成，第一和第二差分输入管(M1、M2)的栅极分别为两个信号输入端，第二差分输入管(M2)的漏极为信号输出端，第二差分输入管(M2)的漏极与第二负载管(M4)的源极连接。

2.一种利用权利要求1所述高像素高帧率的CMOS图像传感器的图像采集方法，其特征在于：像素阵列部(101)在行译码单元部(105)的控制下，逐行读出，像素阵列部(101)将光信号直流电压信号，输出至增量ΣΔADC阵列部(102)；增量ΣΔADC阵列部(102)在电压缓冲器(107)和时钟延迟与驱动电路(108)作用下，将像素阵列部(101)输出的置位信号和光电转换信号转化为12bit数字量，输出至数字相关双采样部(103)；数字相关双采样部(103)对增量ΣΔADC阵列部(102)的两次输出做减法，消除电路失调和噪声；缓冲存储器部(104)在列读出控制电路(106)的控制下，逐个读出结果；增量ΣΔADC阵列部(102)中，每一列像素对应一个增量ΣΔADC；增量ΣΔADC在每次转换之前，增量ΣΔADC的调制器和数字滤波器都进行复位；通过调整电压缓冲器(107)输出的反馈电压改变增量ΣΔADC的输入电压范围。