[发明专利]脉冲信号合并电路、显示面板和显示装置

权利要求书

1.一种脉冲信号合并电路，用于将N个输入脉冲信号合并为输出脉冲信号，所述N个输入脉冲信号在每一显示周期内依次有效，N为大于1的整数，其特征在于，所述脉冲信号合并电路包括N个输出控制单元和脉冲信号输出端，其中，

第n输出控制单元，第一控制端接入第n输入脉冲信号，第二控制端接入第n+1输入脉冲信号，输出端与该脉冲信号输出端连接，用于在每一显示周期内，在该第n输入脉冲信号首次有效之后而该第n+1输入脉冲信号首次有效之前的时间段内，控制向该脉冲信号输出端输出该第n输入脉冲信号；n为小于N的正整数；

第N输出控制单元，第一控制端接入第N输入脉冲信号，第二控制端接入第一输入脉冲信号，输出端与该脉冲信号输出端连接，用于在每一显示周期内在该第N输入脉冲信号首次有效之后直至在下一显示周期内第一输入脉冲信号首次有效之前的时间段，控制向该脉冲信号输出端输出该第N输入脉冲信号。

2.如权利要求1所述的脉冲信号合并电路，其特征在于，每一所述输出控制单元分别包括：

第一输出控制晶体管，栅极和第一极为该输出控制单元的第一控制端；

第二输出控制晶体管，栅极为该输出控制单元的第二控制端，第一极与该第一输出控制晶体管的第二极连接，第二极接入第一电平；

以及，第三输出控制晶体管，栅极与该第一输出控制晶体管的第二极连接，第一极与该第一控制端连接，第二极与该脉冲信号输出端连接；

当所述第二输出控制晶体管导通而所述第三输出控制晶体管的栅极接入所述第一电平时，所述第三输出控制晶体管断开。

3.如权利要求2所述的脉冲信号合并电路，其特征在于，

所述N个输入脉冲信号都为正向脉冲信号，所述第一输出控制晶体管、所述第二输出控制晶体管和所述第三控制晶体管都为n型TFT，第一电平为低电平；

或者，所述N个输入脉冲信号都为负向脉冲信号，所述第一输出控制晶体管、所述第二输出控制晶体管和所述第三控制晶体管都为p型TFT，第一电平为高电平。

4.如权利要求1至3中任一权利要求所述的脉冲信号合并电路，其特征在于，还包括：

输出无效控制单元，分别接入所述N个输入脉冲信号，并与该脉冲信号输出端连接，用于当该N个输入脉冲信号都无效时，控制向该脉冲信号输出端输出无效的电平信号。

5.如权利要求4所述的脉冲信号合并电路，其特征在于，所述输出无效控制单元包括栅极电位控制晶体管、无效控制晶体管和分别接入所述N个输入脉冲信号的N个有效控制晶体管，其中，

所述栅极电位控制晶体管，栅极和第一极接入第二电平；

所述无效控制晶体管，栅极与该栅极电位控制晶体管的第二极连接，第一极与该脉冲信号输出端连接，第二极接入第一电平；

第m有效控制晶体管，栅极接入第m输入脉冲信号，第一极与该无效控制晶体管的栅极连接，第二极接入第三电平，m为小于或等于N的正整数；

所述第二电平控制使得该栅极电位控制晶体管导通；

当该第m输入脉冲信号有效时，该第m有效控制晶体管导通，使得该无效控制晶体管的栅极接入该第三电平，从而该无效控制晶体管断开；

当该N个输入脉冲信号都无效时，该无效控制晶体管的栅极接入该第二电平，从而该无效控制晶体管导通，所述脉冲信号输出端接入第一电平。

6.如权利要求5所述的脉冲信号合并电路，其特征在于，

所述N个输入脉冲信号都为正向脉冲信号，所述栅极电位控制晶体管、所述无效控制晶体管和所述N个有效控制晶体管都为n型TFT，所述第一电平为低电平，所述第二电平为高电平，所述第三电平为低电平；

或者，所述N个输入脉冲信号都为负向脉冲信号，所述栅极电位控制晶体管、所述无效控制晶体管和所述N个有效控制晶体管都为p型TFT，所述第一电平为高电平，所述第二电平为低电平，所述第三电平为高电平。

7.一种显示面板，其特征在于，包括如权利要求1至6中任一权利要求所述的脉冲信号合并电路；

所述脉冲信号合并电路用于通过脉冲信号输出端为所述显示面板提供栅极驱动信号。

8.如权利要求7所述的显示面板，其特征在于，所述显示面板为OLED显示面板。

9.一种显示装置，其特征在于，包括如权利要求7或8所述的显示面板。