[发明专利]阵列基板及液晶显示面板

说明书

技术领域

本发明涉及液晶显示技术领域，特别是涉及一种阵列基板及液晶显示面板。

背景技术

液晶显示面板具有色彩表现优异、可视角度大、对比度高等优点，使得其具有广阔的市场前景。

如图1所示，液晶显示面板11通常由位于其周围的数据驱动器12和扫描驱动器13驱动显示。一条扫描线的扫描信号分别由与扫描线两端连接的扫描驱动器13输入，以控制与该条扫描线连接的薄膜晶体管(TFT)打开，从而数据驱动器12可通过薄膜晶体管对液晶显示面板11的像素电极14输入显示画面所需的电压信号，以实现液晶显示面板11的显示。

然而，由于扫描线的信号的阻容延迟(RC Delay)，导致输入至扫描线的扫描信号波形发生失真，即从扫描线两端输入的原本波形正常的扫描信号在向扫描线的中间传输时，受扫描线的RC Delay影响，扫描信号会逐渐减小，在传输到中间部分的扫描线时扫描信号的减小程度尤为严重，从而导致液晶显示面板11中间的像素电极14的充电率降低，使得液晶显示面板11中间的像素电极14的电压15低于液晶显示面板11两侧边的像素电极14的电压16，造成液晶显示面板11的中间区域的亮度低于两侧边区域的亮度，即出现液晶显示面板“两侧发白”的现象，降低液晶显示面板11亮度的均匀性。

发明内容

本发明主要解决的技术问题是提供一种阵列基板及液晶显示面板，能够提高画面亮度的均匀性。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，包括扫描线、数据线、薄膜晶体管以及像素电极；所述薄膜晶体管的栅极与所述扫描线连接，所述薄膜晶体管的源极与所述数据线连接，所述薄膜晶体管的漏极与所述像素电极连接；其中，与一条所述扫描线连接的所述薄膜晶体管中，对应于所述扫描线中间的薄膜晶体管的宽长比大于对应于所述扫描线两端的薄膜晶体管的宽长比，以在所述数据线输入电压信号时使得与对应于所述扫描线中间的薄膜晶体管连接的像素电极和与对应于所述扫描线两端的薄膜晶体管连接的像素电极之间的电压差小于阈值。

其中，与一条所述扫描线连接的所述薄膜晶体管中，所述薄膜晶体管的宽长比由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在同一所述预定距离内的薄膜晶体管的宽长比相等。

其中，所述薄膜晶体管的沟道长度相同，所述薄膜晶体管的沟道宽度由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在同一所述预定距离内的薄膜晶体管的沟道宽度相等。

其中，所述薄膜晶体管的源极层与漏极层相对部分的大小由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在所述预定距离内的薄膜晶体管的源极层与漏极层相对部分的大小相同。

其中，与一条所述扫描线连接的所述薄膜晶体管中，所述薄膜晶体管的宽长比由所述扫描线中间至所述扫描线两端依次递减。

其中，所述薄膜晶体管的源极层和漏极层相互平行。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示面板，包括阵列基板、彩色滤光基板及位于所述阵列基板和所述彩色滤光基板之间的液晶层；所述阵列基板包括扫描线、数据线、薄膜晶体管以及像素电极；所述薄膜晶体管的栅极与所述扫描线连接，所述薄膜晶体管的源极与所述数据线连接，所述薄膜晶体管的漏极与所述像素电极连接；其中，与一条所述扫描线连接的所述薄膜晶体管中，对应于所述扫描线中间的薄膜晶体管的宽长比大于对应于所述扫描线两端的薄膜晶体管的宽长比，以在所述数据线输入电压信号时使得与对应于所述扫描线中间的薄膜晶体管连接的像素电极和与对应于所述扫描线两端的薄膜晶体管连接的像素电极之间的电压差小于阈值。

其中，与一条所述扫描线连接的所述薄膜晶体管中，所述薄膜晶体管的宽长比由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在所述预定距离内的薄膜晶体管的宽长比相等。

其中，所述薄膜晶体管的沟道长度相同，所述薄膜晶体管的沟道宽度由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在同一所述预定距离内的薄膜晶体管的沟道宽度相等。

其中，所述薄膜晶体管的源极层与漏极层相对部分的大小由所述扫描线中间至所述扫描线两端每间隔预定距离逐级递减，在所述预定距离内的薄膜晶体管的源极层与漏极层相对部分的大小相同。