[发明专利]用于使平台子系统并行进入较低功率状态的技术有效
申请号: | 201410496184.5 | 申请日: | 2014-09-25 |
公开(公告)号: | CN104777889B | 公开(公告)日: | 2019-03-19 |
发明(设计)人: | V.比比卡;R.K.马维拉 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F1/3287 | 分类号: | G06F1/3287 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 徐予红;汤春龙 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 平台 子系统 并行 进入 功率 状态 技术 | ||
各种实施例一般涉及设备、方法和其它技术,其用于确定具有相关联的子系统睡眠控制寄存器的多个子系统中的每个子系统的睡眠配置状态以便进入较低功率状态,用每个子系统的睡眠配置状态配置每个相关联的子系统睡眠控制寄存器,并在转换到较低功率状态时为每个子系统并行地启用睡眠配置状态。
技术领域
本文所描述的实施例一般涉及计算系统的低功率状态。具体来说,实施例涉及使平台处理装置的子系统并行进入低功率状态。
背景技术
芯片上系统(SoC)装置在现今高科技领域正变得越来越普遍。SoC在单个半导体装置上将大量处理功能性与异类装置合并在一起。随着SoC随时间变得越来越复杂,有效且低开销的功率管理随着子系统数量的扩大而变得越来越困难。进入和退出低功率状态的等待时间是实现SoC的功率管理效率的关键参数。子系统进入和退出低功率状态的转换时间实际上从SoC处于低功率状态的驻留时间移除,因而导致较高的功率消耗和较短的电池寿命。
附图说明
图1A示出第一系统的实施例。
图1B示出第二系统的实施例。
图1C示出功率控制寄存器的实施例。
图2A示出进入低功率状态的第一逻辑流的实施例。
图2B示出退出低功率状态的第二逻辑流的实施例。
图3A示出防火墙启用的第一逻辑路径的实施例。
图3B示出电源启用的第二逻辑路径的实施例。
图3C示出时钟启用的第三逻辑路径的实施例。
图3D示出复位的第四逻辑路径的实施例。
图4示出第三逻辑流的实施例。
图5示出计算装置的实施例。
图6示出计算体系结构的实施例。
具体实施方式
各种实施例一般涉及用于使平台处理装置的一个或多个子系统转换到低或较低功率状态的设备、方法和其它技术。各种子系统可以包括一个或多个处理核、存储器控制器、图形处理单元控制器、音频控制器、包括媒体卡接口控制器的输入/输出(I/O)控制器、通用串行总线控制器、串行总线控制器、并行端口控制器、IEEE 1394火线控制器、无线和有线联网控制器、或平台处理装置上的任何其它类型的控制器或系统。
在一些实施例中,每个子系统的配置寄存器可以配置成在子系统进入或退出低功率状态时设置各种功率控制。例如,每个子系统可以包括睡眠控制寄存器,它包含用于在子系统进入较低功率状态时配置功率控制的信息。另外,每个子系统可以包括唤醒控制寄存器,它包含用于在子系统退出较低功率状态时配置功率控制的信息。
功率控制可以包括但不限于防火墙启用功率控制、电源启用功率控制、时钟启用功率控制和复位功率控制。每个子系统可以包括对应于可基于配置寄存器进行配置的每个功率控制的寄存器。可以为每个子系统并行地配置每个功率控制。例如,可以为每个子系统同时或并行地配置或设置对应于防火墙启用功率控制的所有寄存器。可以以此方式设置或配置每个功率控制。
在一些实施例中,平台处理装置可以包括用于控制何时为平台处理装置的每个子系统配置每个功率控制的功率管理组件或逻辑。更具体来说,逻辑可以包括设置对应于每个功率控制的一个或多个控制位,以便启动诸如功率管理功率控制寄存器的寄存器中的子系统的每个功率控制的配置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410496184.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种多路服务器的功耗管理系统
- 下一篇:一种ODD固定装置及其固定方法