[发明专利]多阶段地址转换中的转换旁路

权利要求书

1.一种用于地址转换的电路，包括：

一个高速缓存，被配置成用于存储多个地址域之间的转换，该高速缓存作为一个第一逻辑部分和一个第二逻辑部分是可寻址的，并且该第一逻辑部分被配置成用于存储一个第一地址域与一个第二地址域之间的转换，该第二逻辑部分被配置成用于存储该第二地址域与一个第三地址域之间的转换；以及

一个处理器，被配置成用于1)关于一个地址请求对该第一和第二逻辑部分中的至少一个的一个旁路进行控制,该处理器基于该地址请求所指示的地址的属性确定是否激活该旁路，以及2)根据该旁路对该地址请求与该高速缓存的一个没有旁路的部分进行匹配并且输出一个相应的地址结果。

2.如权利要求1所述的电路，其中，该处理器被进一步配置成用于基于该地址请求所指示的该地址是否指定从一个给定地址转换排除的一个存储器的一个子集对该旁路进行控制。

3.如权利要求1所述的电路，其中，该处理器被进一步配置成用于基于该地址请求所指示的该地址是否是从一个给定地址转换排除的一个地址范围中的一个成员来对该旁路进行控制。

4.如权利要求1所述的电路，其中，该处理器被进一步配置成用于基于该地址请求所指定的一个地址是否被映射到该高速缓存的一个指示来对该旁路进行控制。

5.如权利要求1所述的电路，其中，该处理器被进一步配置成用于基于一个旁路指示对该旁路进行控制。

6.如权利要求5所述的电路，其中，该旁路指示为该地址请求的一个部分。

7.如权利要求5所述的电路，其中，该旁路指示为该处理器所接收到的一个控制位。

8.如权利要求1所述的电路，其中，该处理器被进一步配置成用于基于1)该地址请求所指定的一个地址是否被映射到该高速缓存的一个指示、以及2)关于该地址请求的一个旁路指示来对该旁路进行控制。

9.如权利要求1所述的电路，其中，该处理器被进一步配置成用于变换该地址请求的一个地址部分。

10.如权利要求9所述的电路，其中，变换该地址部分包括应用一个地址掩码。

11.如权利要求9所述的电路，其中，该处理器根据该旁路变换该地址部分代替该第一和第二逻辑部分中的至少一个的查找。

12.如权利要求1所述的电路，进一步包括一个对该第一和第二逻辑部分之间的一个边界进行限定的寄存器。

13.如权利要求12所述的电路，其中，该边界的位置根据存储在该寄存器处的一个值变化。

14.一种将地址转换高速缓存在存储器架构内的方法，包括：

将一个第一地址域与一个第二地址域之间的转换存储到一个高速缓存的一个第一逻辑部分；

将该第二地址域与一个第三地址域之间的转换存储到该高速缓存的一个第二逻辑部分；

关于一个地址请求对该第一和第二逻辑部分中的至少一个的一个旁路进行控制，所述旁路基于该地址请求所指示的地址的属性被确定；以及

根据该旁路将该地址请求与该高速缓存的没有旁路的部分进行匹配并且输出一个相应的地址结果。

15.如权利要求14所述的方法，其中，基于该地址请求所指示的该地址是否指定从一个给定地址转换排除的一个存储器的一个子集对该旁路进行控制。

16.如权利要求14所述的方法，其中，基于该地址请求所指示的该地址是否是从一个给定地址转换排除的一个地址范围的一个成员来对该旁路进行控制。