[发明专利]CMOS工艺制造双极型晶体管的方法及双极型晶体管

说明书

技术领域

本发明涉及半导体技术，特别涉及一种CMOS工艺制造双极型晶体管的方法及双极型晶体管。

背景技术

现有CMOS集成电路制造工艺，常常会在带隙基准电压源等电路中用到双极型晶体管。

目前常用双极型晶体管大多为CMOS晶体管器件的寄生器件，如图1所示，一种常用的PNP结构是：利用PMOS的源漏区注入形成发射区，利用PMOS的N阱形成基区，利用P型衬底和P阱形成集电区。

现有CMOS工艺制造双极型晶体管的具体工艺包括以下步骤：

(一).利用浅沟槽隔离(STI)或局域硅氧化(LOCOS)工艺形成器件有源区；

(二).N阱和P阱离子注入和热处理；

(三).N型和P型源漏区离子注入和热处理；

(四).利用化学汽象淀积工艺在硅片表面形成金属硅化反应阻挡薄膜(二氧化硅或氮化硅薄膜)，用于阻挡金属硅化反应；

(五).利用光刻、等离子体刻蚀和氢氟酸湿法腐蚀工艺去除双极型晶体管的发射区、基区和集电区处的金属硅化反应阻挡薄膜；

(六).在硅片表面淀积钛、钴、镍或铂等金属薄膜，并通过快速热处理工艺在双极型晶体管的发射区、基区和集电区形成金属硅化物；

(七).通过湿法工艺去除硅片表面未反应的金属薄膜；

(八).在硅片表面形成绝缘介质层，并通过光刻和等离子体刻蚀工艺形成接触孔。

发明内容

本发明要解决的技术问题是，CMOS工艺制造双极型晶体管的电流增益可调。

为解决上述技术问题，本发明提供的CMOS工艺制造双极型晶体管的方法，包括以下步骤：

一.在P型衬底上形成器件有源区；

二.在有源区形成一N阱及两P阱，N阱的两侧分别邻接一P阱；

三.在两P阱上分别形成一P重掺杂区作为集电区，在N阱的中部上形成一P重掺杂区作为发射区，在发射区两侧的N阱上分别形成一N重掺杂区作为基区；

四.在硅片表面形成金属硅化反应阻挡薄膜；

五.去除基区和集电区处的金属硅化反应阻挡薄膜；

六.在硅片表面淀积金属薄膜，在基区、集电区形成金属硅化物；

七.去除硅片表面未反应的金属薄膜；

八.在硅片表面形成绝缘介质层，并形成基区、集电区及发射区的接触孔；

基区及集电区的接触孔连通到金属硅化物；

发射区的接触孔直接连通到发射区；

九.进行双极型晶体管的后续制造工艺。

较佳的，发射区接触孔的尺寸，就等于标准设计规则中规定的接触孔尺寸；

发射区接触孔的密度，上限由设计规则中最小接触孔间距决定，下限由单个接触孔的最大电流密度决定。

为解决上述技术问题，本发明提供的双极型晶体管，其结构是：

在P型衬底上形成一N阱及两P阱，N阱的两侧分别邻接一P阱；

在两P阱上分别形成一P重掺杂区作为集电区；

在N阱的中部上形成一P重掺杂区作为发射区；

在发射区两侧的N阱上分别形成一N重掺杂区作为基区；

基区及集电区上覆盖有金属硅化物，基区及集电区的接触孔连通到金属硅化物；

发射区上未覆盖金属硅化物，发射区的接触孔直接连通到发射区。

本发明的CMOS工艺制造双极型晶体管的方法及其制造的双极型晶体管，双极型晶体管发射区不做金属硅化反应，通过屏蔽发射区的金属硅化反应，接触孔同发射区直接接触，通过调节发射区上的接触孔的密度即可调节发射区平均少数载流子浓度，调节基区扩散电流，最终调节双极型晶体管的电流增益。

附图说明

为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是常用的PNP结构CMOS晶体管寄生双极型晶体管结构示意图；

图2是现有CMOS工艺制造双极型晶体管的方法制造的双极型晶体管的发射区少数载流子扩散长度示意图；

图3是本发明的CMOS工艺制造双极型晶体管的方法制造的双极型晶体管的发射区少数载流子扩散长度示意图。

具体实施方式