[发明专利]闸流管随机存取存储器装置及方法

说明书

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2011年6月28日、申请号为201180036064.1、发明名称为“闸流管随机存取存储器装置及方法”的发明专利申请案。

优先权申请

本专利申请案主张2010年6月29日提出申请的第12/826,323号美国申请案的优先权权益，所述美国申请案以引用的方式并入本文中。

技术领域

本发明涉及存储器装置及制作存储器装置的方法。

背景技术

闸流管随机存取存储器(TRAM)提供不需要存储电容器来存储存储器状态的存储器结构。然而，装置配置至今使用相当大量的表面积。需要装置配置的改善以进一步改善存储器密度。另外，期望使用可靠且有效的制造方法来形成装置。

发明内容

本发明的一个实施例涉及一种方法，其包括：在第一类型半导体部分中形成沟道以形成“U”形部分；在所述沟道内形成电介质材料；在所述电介质材料上方形成控制线；将第二类型掺杂剂植入到所述“U”形部分的两个顶部部分中以形成一对经植入区；及在所述经植入区中的一者上方形成上部第一类型半导体部分。

本发明的另一实施例涉及一种方法，其包括：在第一类型半导体部分下面形成通过电介质材料与其分离的导体区；在所述第一类型半导体部分中形成沟道以形成“U”形部分；在所述沟道内形成电介质材料；在所述电介质材料上方形成控制线；将第二类型掺杂剂植入到所述“U”形部分的两个顶部部分中以形成一对经植入区；及在所述经植入区中的一者上方形成上部第一类型半导体部分。

本发明的又一实施例涉及一种方法，其包括：在第一衬底上形成两个垂直耦合的P-N结；在所述两个垂直耦合的P-N结上方形成导体区；翻转所述第一衬底，并将所述导体区接合到第二衬底的电介质材料；在所述第一衬底的一部分的背侧上形成第三垂直耦合的P-N结；在所述垂直耦合的P-N结中的两者之间形成控制线；由所述导体区的一部分形成掩埋式传输线；及在所述第三垂直耦合的P-N结的顶部上形成第二传输线。

本发明的又一实施例涉及一种方法，其包括：形成交替导电类型半导体材料的垂直堆叠，其包含：在第一衬底上形成两个垂直耦合的P-N结；在所述两个垂直耦合的P-N结上方形成导体区；翻转所述第一衬底，并将所述导体区接合到第二衬底的电介质材料；在所述第一衬底的一部分的背侧上形成第三垂直耦合的P-N结；在所述垂直堆叠中形成沟槽以形成交替导电类型半导体材料的垂直柱阵列；及在两个邻近柱之间的沟槽中形成通过电介质材料与沟道区分离的至少一个控制线。

本发明的又一实施例涉及一种半导体存储器装置，其包括：存储器单元阵列，每一存储器单元包括经折叠第一导电类型半导体区，每一经折叠区具有两个面向上的端；一对第二导电类型半导体区，其耦合到所述面向上的端；控制线，其在所述经折叠区内所述两个面向上的端之间；第一导电类型半导体帽，其在所述第二导电类型半导体区中的一者上；及第一传输线，其耦合到另一第二导电类型半导体区。

附图说明

图1展示根据本发明的实施例的实例性方法的流程图。

图2A展示根据本发明的实施例的半导体存储器装置。

图2B展示根据本发明的实施例的若干个半导体存储器装置。

图3A展示根据本发明的实施例的存储器装置的示意性配置。

图3B展示根据本发明的实施例的存储器装置的另一示意性配置。

图3C展示根据本发明的实施例的存储器装置的另一示意性配置。

图4展示根据本发明的实施例的半导体存储器装置。

图5A展示根据本发明的实施例的形成存储器装置中的制造阶段。

图5B展示根据本发明的实施例的形成存储器装置中的另一制造阶段。

图5C展示根据本发明的实施例的形成存储器装置的另一制造阶段。

图6展示根据本发明的实施例的形成存储器装置中的制造阶段。

图7展示根据本发明的实施例的半导体存储器装置的实例性控制线配置。

图8展示根据本发明的实施例的半导体存储器装置的另一实例性配置。

图9展示根据本发明的实施例的半导体存储器装置的另一实例性配置。

图10展示根据本发明的实施例的半导体存储器装置的另一实例性配置。

图11展示根据本发明的实施例的半导体存储器装置的另一实例性配置。