[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤 其是MOS(MetalOxideSemiconductor，金属-氧化物-半导体)器件的尺寸不 断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件 是MOS器件中的重要组成部分之一。

对于晶体管器件来说，随着晶体管的尺寸持续缩小，现有技术以氧化硅 或氮氧化硅材料形成的栅介质层时，已无法满足晶体管对于性能的要求。尤 其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂 质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和 稳定性下降。

为解决以上问题，提出了一种以高K栅介质层和金属栅构成的晶体管，即 高K金属栅(HKMG，HighKMetalGate)晶体管。所述高K金属栅晶体管采 用高K(介电常数)材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金 属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K 金属栅晶体管能够在缩小尺寸的情况下，能够减小漏电流，降低工作电压和 功耗，以此提高晶体管的性能。

然而，随着半导体工艺节点的不断缩小，难以进一步降低高K金属栅晶体 管的阈值电压，使得高K金属栅晶体管的功耗无法进一步降低。

发明内容

本发明解决的问题是降低晶体管的阈值电压，降低晶体管功耗。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底， 所述衬底表面具有伪栅极层，所述衬底表面具有介质层，所述介质层覆盖所 述伪栅极层的侧壁表面，且所述介质层暴露出所述伪栅极层；去除所述伪栅 极层，在所述介质层内形成开口，所述开口底部暴露出衬底表面；在所述开 口底部的衬底表面形成界面层；在所述开口的侧壁表面和所述开口底部的界 面层表面形成栅介质层；在所述栅介质层内掺杂逆反应离子；在所述栅介质 层表面形成填充满所述开口的栅极层。

可选的，所述栅介质层和栅极层的形成工艺包括：在所述介质层表面、 开口的侧壁表面和界面层表面形成栅介质膜；在所述栅介质膜表面形成栅极 膜，所述栅极膜填充满所述开口；平坦化所述栅极膜和栅介质膜，直至暴露 出所述介质层表面为止，形成所述栅介质层和栅极层。

可选的，在所述栅介质层内掺杂逆反应离子的工艺包括：在形成所述栅 极膜之前，采用离子注入工艺、等离子体掺杂工艺或原位掺杂工艺在所述栅 介质膜内掺杂逆反应离子。

可选的，在所述栅介质层内掺杂逆反应离子的工艺还包括：采用离子注 入工艺、等离子体掺杂工艺或原位掺杂工艺在所述栅介质膜内掺杂逆反应离 子之前或之后，对所述栅介质层进行热处理。

可选的，所述热处理工艺为激光退火、快速热退火、尖峰退火、形成气 体退火或高压退火；所述激光退火工艺的温度大于1000℃；所述快速热退火 或尖峰退火的温度为500℃～800℃；形成气体退火的温度大于400℃。

可选的，还包括：在形成所述栅极膜之前，在所述栅介质膜表面形成覆 盖膜，在所述覆盖膜表面形成栅极膜；平坦化所述栅极膜、覆盖膜和栅介质 膜，直至暴露出所述介质层表面为止，在栅极层和栅介质层之间形成覆盖层。

可选的，在所述覆盖膜内掺杂逆反应离子；在所述覆盖膜内掺杂逆反应 离子的工艺为离子注入工艺或原位掺杂工艺。

可选的，还包括：在形成所述覆盖膜之后，在所述覆盖膜表面形成阻挡 膜，在所述阻挡膜表面形成栅极膜；平坦化所述栅极膜、阻挡膜、覆盖膜和 栅介质膜，直至暴露出所述介质层表面为止，在栅极层和覆盖层之间形成阻 挡层。

可选的，在所述阻挡膜内掺杂逆反应离子；在所述覆盖膜内掺杂逆反应 离子的工艺为离子注入工艺或原位掺杂工艺。

可选的，所述逆反应离子包括硅离子、钛离子、镧离子、铝离子中的一 种或多种。

可选的，所述逆反应离子的掺杂浓度为1E12atom/cm³～1E21atom/cm³。

可选的，所述界面层的材料为氧化硅或氮氧化硅；所述界面层的厚度为5 埃～10埃；所述界面层的形成包括热氧化工艺、氮化氧化工艺、化学氧化工艺、 化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。