[发明专利]包括鳍形场效应晶体管的集成电路器件及其形成方法有效
申请号: | 201410505130.0 | 申请日: | 2014-09-26 |
公开(公告)号: | CN104517857B | 公开(公告)日: | 2019-05-07 |
发明(设计)人: | B.J.奥布拉多维克;R.C.鲍恩;M.S.罗德 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/06 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 屈玉华 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 包括 场效应 晶体管 集成电路 器件 及其 形成 方法 | ||
1.一种形成鳍形场效应晶体管的方法,该方法包括:
在基板上形成包括锗的鳍形沟道区;
在所述基板上形成邻近所述沟道区的源/漏区域;
在所述沟道区和所述源/漏区域之间形成接触所述沟道区的侧壁和所述源/漏区域的侧壁的阻挡层,其中所述阻挡层包括SixGe1-x,并且x在0.05至0.2的范围内。
2.如权利要求1所述的方法,其中所述沟道区中的锗浓度大于所述阻挡层中的锗浓度。
3.如权利要求1所述的方法,其中:
形成所述沟道区包括形成包含Si1-yGey的沟道区,并且y在0.8至1的范围内;
形成所述源/漏区域包括形成所述源/漏区域的包括基本上纯锗的部分。
4.如权利要求3所述的方法,其中:
所述沟道区中的锗浓度大于所述阻挡层中的锗浓度,并且
所述源/漏区域中的锗浓度基本上等于或大于所述阻挡层中的锗浓度。
5.如权利要求3所述的方法,还包括形成接触所述源/漏区域的上表面的接触区,其中所述源/漏区域的包括基本上纯锗的部分接触所述接触区。
6.如权利要求1所述的方法,其中:
形成所述沟道区包括形成包括Si1-yGey的所述沟道区,并且y在0.85至1的范围内;并且
形成所述源/漏区域包括形成所述源/漏区域的包括基本上纯硅的部分。
7.如权利要求6所述的方法,其中所述沟道区中的锗浓度大于所述阻挡层中的锗浓度。
8.如权利要求6所述的方法,还包括形成接触所述源/漏区域的上表面的接触区,其中所述源/漏区域的包括基本上纯硅的部分接触所述接触区。
9.如权利要求1所述的方法,其中形成所述沟道区和所述阻挡层包括:
在所述基板上形成初始沟道区;
在所述初始沟道区上形成掩模图案;
使用所述掩模图案作为蚀刻掩模来蚀刻所述初始沟道区以形成所述沟道区;以及
使用所述沟道区作为籽层外延生长所述阻挡层。
10.如权利要求9所述的方法,其中形成所述掩模图案包括:
在所述初始沟道区上形成第一掩模图案;以及
在所述第一掩模图案的相对侧壁上形成间隔物图案。
11.如权利要求9所述的方法,其中蚀刻所述初始沟道区包括蚀刻所述初始沟道区直到所述初始沟道区的被蚀刻部分的深度到达预定深度。
12.如权利要求1所述的方法,其中形成所述沟道区和所述阻挡层包括:
在所述基板上形成初始沟道区;
在所述初始沟道区的第一部分上形成第一掩模图案;
使用所述第一掩模图案作为注入阻挡掩模注入硅离子到所述初始沟道区中;
在注入所述硅离子之后在所述初始沟道区的所述第一部分上形成第二掩模图案;以及
使用所述第二掩模图案作为蚀刻掩模蚀刻所述初始沟道区以形成所述沟道区和所述阻挡层。
13.如权利要求12所述的方法,其中形成所述第二掩模图案包括在所述第一掩模图案的相对侧壁上形成间隔物图案。
14.如权利要求1所述的方法,其中形成所述源/漏区域包括使用所述阻挡层作为籽层外延生长所述源/漏区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410505130.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体制造装置
- 下一篇:LDMOS晶体管结构及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造