[发明专利]一种基于双环DLL的三段式高精度时间数字转换方法及其电路

说明书

技术领域

本发明涉及一种时间数字转换方法及其电路，尤其涉及一种三段式宽动态范围时间数字转换方法及其电路。

背景技术

时间数字转换(Time-to-Digital Converter，TDC)电路是将模拟域连续的时间段转换成数字信号的电路，利用数字集成电路在时域内对起始时刻Start信号和结束时刻Stop信号之间的待检测时间信号的处理，进而实现对时间信号的数字处理，最终得到数字量输出。美国国家科学院已将TDC技术作为评估国家国防力量的重要标志之一，并将其列为国家需大力发展的科学技术之一。以TDC为基础构造的精密时间测量技术不仅在地球动力学、相对论、脉冲星周期和人造卫星动力学测地等基础研究领域有重要的作用，而且在诸如航空航天、深空通讯、卫星发射及监控、地质测绘、导航通信、电力传输和科学计量等应用研究、国防和国民经济建设中也有广泛的应用，甚至已经深入到人们社会生活的方方面面，几乎无所不及，对国民经济与国防建设意义重大。

根据不同的用途设计不同精度的时间数字转换电路，应用范围受到局限。在粒子物理实验中TOF飞行时间测量，对时间测量精度的要求极高，而在某些应用领域则对时间测量的范围有较高要求，宽动态范围TDC能够根据不同应用的特点，兼顾测量精度或测量范围的不同要求。对于传统的两段式TDC结构，由于受面积和工艺限制，在特定量程范围内TDC时间分辨率受到限制。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种基于双环DLL的三段式高精度时间数字转换方法及其电路，能够实现宽动态范围下的高精度时间测量。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种基于双环DLL的三段式高精度时间数字转换方法，包括如下步骤：

步骤(1)，高段位量化：通过周期为T₁的时钟对待测时间进行计数式粗测量，所得粗测时间n₁T₁为高段位量化值，其中n₁为计数式粗测量的计数值；

步骤(2)，中段位量化：采用抽头延迟线法，通过周期为T₂的时钟对待测时间的结束时刻Stop信号在周期T₁的时钟中的位置进行测量，得到结束时刻Stop信号在周期为T₂的时钟中的相对位置，进而得到中段位量化值t₃＝n₂T₂，其中n₂为抽头延迟线法的计数值；

步骤(3)，低段位量化：采用差分延迟法对t₅时间进行测量，所述t₅时间为结束时刻Stop信号在周期为T₂的时钟中的相对位置与该位置的下一个T₂时钟周期的上升沿之间的时间间隔，得到低段位量化值(T₂-t₅)；其中，结束时刻Stop信号作为低段位量化的起始时刻Systart信号，结束时刻Stop信号在周期为T₂的时钟中的相对位置的下一个T₂时钟周期的上升沿作为所述步骤(3)中低段位量化的结束时刻Systop信号；

步骤(4)，将所述高段位量化值、中段位量化值以及低段位量化值相加得到时间数字转换结果T_TOF＝n₁T₁+t₃+T₂-t₅。

进一步的，通过一个双环延迟锁相环(Dual-DLL)分别提供所述步骤(2)中采用抽头延迟线法进行中段位量化时的延迟单元时间T₂，以及所述步骤(3)中采用差分延迟法进行低段位量化时的差分延迟，所述步骤(1)中周期为T₁的时钟作为所述双环延迟锁相环的外部输入时钟CLK。

进一步的，所述双环延迟锁相环中的延迟链长度采用编程控制模式控制，实现延迟链长度为n,n+1至n,n+k多级选择控制，从而实现分辨率从t_CLK/n²至k*t_CLK/n²切换，其中k为精度调节因子，t_CLK为双环延迟锁相环的两环共用的外部输入时钟CLK的周期。