[发明专利]一种GaAs/Si外延材料的MOCVD制备方法

说明书

技术领域

本发明涉及半导体材料技术领域，尤其涉及一种GaAs/Si外延材料的MOCVD制备方法。

背景技术

基于硅材料的微电子器件不断推动着现代信息技术的快速发展。随着数据容量和传输速率的要求越来越高，硅器件的尺寸越来越小。但是，超小尺寸硅器件即将面临的主要挑战是金属互连(电互连)速度的限制。将微电子和光电子在硅基平台上结合起来，即采用光电集成的光互连方式，能够克服电互连的制约，可以同时充分发挥微电子器件的成熟工艺技术和光子器件的宽带宽、快传输速率、高抗干扰性等优势，这已经成为了信息技术发展的必然趋势。与硅电路兼容的激光器和探测器等芯片级光电子器件集成，为实现新一代高速计算和光通信系统提供了一个非常有前景的方案。但是，硅材料的能带为间接带隙结构，以硅为光增益材料的激光器件很难实现。而Ⅲ-Ⅴ族半导体材料一般为直接带隙结构，具有理想的发光性能，可以实现各种波长的高转换效率、宽调制带宽、足够的输出光功率，广泛适合于光电子器件的应用。因此，硅基Ⅲ-Ⅴ族半导体材料成为光电子集成的主要方案之一。为了实现这一方案，硅基Ⅲ-Ⅴ族半导体材料，特别是高质量GaAs/Si外延材料及发光器件材料成为光电单片集成的核心问题。

目前GaAs与Si材料集成的方法主要有两种：直接外延生长和异质键合。这两者相比，直接外延生长法更具有吸引力和应用前景。由于GaAs与硅材料之间的性质差异(主要为晶格常数和热膨胀系数的大失配，以及极性/非极性晶体的反向畴问题)，如果直接在Si衬底上制备GaAs材料，将产生极高的位错密度(10⁹cm^-2－10¹⁰cm^-2量级)，从而使制作其上的外延材料只能发生非辐射复合过程，无法实现激光增益所要求的辐射复合过程。因此，如何解决和克服Si与GaAs材料的差异，有效地降低位错密度，成为提高GaAs/Si外延材料质量的关键。

经过国内外长期深入的研究，通过采用小偏角硅衬底方法已经从理论和实验上解决了GaAs/Si界面上的反向畴问题。但是，由晶格常数和热膨胀系数失配导致的高位错密度问题仍然还没有得到有效地解决。

根据晶体位错理论，应变场可以弯曲位错线的传输方向，使位错相互作用或向边上传播，从而降低上层外延层中的位错密度。由于量子点周围的应力场大于应变超晶格，近年来，人们提出采用量子点的应力场改变外延材料中位错的传播方向。当位错传播到量子点附近时，受到Peach-Koehlor作用力而发生弯曲，从而更加有效地抑制和减少材料中穿透位错密度，提高材料质量。目前，仅有采用分子束外延(Molecular Beam Epitaxy，MBE)生长In(Ga)As量子点位错阻挡层来降低GaAs/Si外延材料位错密度的报道。这种方法的问题在于：(1)采用MBE方法生长In(Ga)As量子点位错阻挡层时，由于MBE方法生长速率慢，在紧接着制备较厚的GaAs缓冲层材料时，需要的生长时间太长，导致制备GaAs/Si外延材料的效率低。(2)由于多层In(Ga)As量子点位错阻挡层在GaAs/Si外延材料中会积累很强的压应变能，从而使制备的材料具有较大的应力，在后续的器件制作中极易产生裂纹。因此，仍然需要一种高生长速率，低位错密度的GaAs/Si外延材料制备方法。

发明内容

本发明提供一种GaAs/Si外延材料的MOCVD制备方法，以提供一种高生长速率，低位错密度的GaAs/Si外延材料制备方法。

本发明提供一种GaAs/Si外延材料的MOCVD制备方法，利用MOCVD方法依次进行如下步骤的材料制备，包括：

在清洁的单晶硅衬底上制作GaAs低温成核层；

在所述GaAs低温成核层上制作GaAs中温缓冲层；

在所述GaAs中温缓冲层上制作GaAs第一高温缓冲层；

在所述GaAs第一高温缓冲层上制作GaAs第二高温缓冲层；

在所述GaAs第二高温缓冲层上制作GaAs变温缓冲层；

在所述GaAs变温缓冲层上制作多层量子点位错阻挡层；

在所述多层量子点位错阻挡层上制作应变插入层；

在所述应变插入层上制作GaAs外延层。

进一步地，

所述单晶硅衬底的晶面为(100)晶面，偏向(011)晶面4°～6°，为本征型、n型或p型硅片，厚度350～400μm。

进一步地，