[发明专利]带比较器失调校正的六位异步逐次逼近模数转换器

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种带比较器失调校正的六位异步逐次逼近模数转换器。

背景技术

随着工艺的进步，集成电路的特征尺寸越来越小，对模拟电路的设计带来了很大挑战，但对数字电路的性能提高却大有裨益。对比于不同结构的模数转换器，逐次逼近模数转换器主要由数字模块组成，因此更适合工艺迁移，这也使得其在无线传感网的射频前端接收机等要求高速低功耗的领域应用广泛。

高速逐次逼近模数转换器的一种实现方式是基于电容型数模转换器的异步逐次逼近模数转换器，该结构中一次完整转换的时间包括：采样保持电路的采样时间、电容型数模转换器电荷重分配的时间、比较器的比较时间以及数字控制逻辑的时间。

高速逐次逼近模数转换器的另一种实现方式是基于电阻型数模转换器的异步逐次逼近模数转换器，在该方案中，通过将电阻型数模转换器产生的基准电压传输给比较器的输入端，节省了电容型数模转换器电荷重分配的时间，进而减小了整体转换时间，提高转换速度。而为了进一步提高速度，一种有效的办法就是对基于电阻型数模转换器的异步逐次逼近模数转换器进行改进，增加每级输出数据位数；而此时，一级需要多个比较器，而同级不同比较器之间的失调会对电路性能有很大影响，因此需要对比较器进行校正。

发明内容

本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。

为此，本发明的目的在于提出一种带比较器失调校正的六位异步逐次逼近模数转换器，其通过每级输出多比特位数，提高转换速度，另外，对比较器进行失调校正，可实现良好的性能。

为达到上述目的，本发明的实施例提出了一种带比较器失调校正的六位异步逐次逼近模数转换器，包括：采样保持电路，所述采样保持电路用于对外部输入信号进行采样，并输出所述外部输入信号的采样值；数模转换器，所述数模转换器用于产生基准电压；选通开关，所述选通开关分别与所述采样保持电路和所述数模转换器相连，以在校正阶段和数据转换阶段对所述采样值和所述基准电压进行选通；比较器模块，所述比较器模块包括第一级比较器子模块和第二级比较器子模块，所述第一级比较器子模块用于根据所述选通开关输出的采样值和对应的基准电压生成第一级比较器输出数据，所述第二级比较器子模块用于根据控制信号、所述选通开关输出的对应的基准电压和所述采样值生成第二级比较器输出数据；输出数据译码模块，所述输出数据译码模块与所述比较器模块相连，用于对所述第一级比较器输出数据和第二级比较器输出数据进行译码，以得到第一级输出数据和第二级输出数据；以及异步数字控制逻辑电路，所述异步数字控制逻辑电路用于根据所述第一级比较器输出数据生成所述控制信号。

根据本发明实施例提出的带比较器失调校正的六位异步逐次逼近模数转换器，通过对外部输入信号进行采样，并输出外部输入信号的采样值，从而根据采样值和对应的基准电压生成第一级输出数据，并且根据由第一级比较器输出数据生成的控制信号、对应的基准电压和采样值生成第二级输出数据。换言之，该转换器通过增加每级输出数据位数，从而减小转换时间，提高转换速度；另外，其通过对每级的比较器进行失调校正，保证在提高转换速度的同时，实现良好的性能。

另外，根据本发明上述实施例的带比较器失调校正的六位异步逐次逼近模数转换器还可以具有如下附加的技术特征：

进一步地，在本发明的一个实施例中，所述输出数据译码模块包括第一输出模块和第二输出模块，所述第一输出模块设置在所述异步数字控制逻辑电路和所述第一级比较器子模块的输出端之间，所述第二输出模块与所述第二级比较器子模块的输出端相连。

进一步地，在本发明的一个实施例中，所述第一级比较器子模块和第二级比较器子模块均可以包括7个比较器。

进一步地，在本发明的一个实施例中，所述比较器可以为带失调校准的四端动态比较器。

进一步地，在本发明的一个实施例中，所述数模转换器可以为电阻型数模转换器。

进一步地，在本发明的一个实施例中，所述第一级比较器子模块由第一级时钟信号触发，所述第二级比较器子模块由第二级时钟信号触发。

进一步地，在本发明的一个实施例中，所述第一级时钟信号优先于所述第二级时钟信号。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：