[发明专利]绝缘体上硅抗辐射特性表征结构及其制备方法

说明书

技术领域

本发明涉及电子器件制备领域，尤其涉及一种绝缘体上硅抗辐射特性的表征结构及其制备方法。

背景技术

绝缘体上硅即SOI，由于具有电路速度高、密度高、低功耗、耐高温、抗闩锁等特点，广泛用于生产高可靠、高抗辐射的电子器件。但由于绝缘埋层的存在，使得SOI器件的抗总剂量电离辐射特性受到限制。

电离总剂量辐照引起器件性能退化主要是由于辐射在氧化层中感生的陷阱电荷造成的。对于SOI绝缘埋层，辐射感生电荷被俘获在整个埋层，这些辐射感生的陷阱电荷主要呈正电性，能够导致晶体管的背沟道界面反型，从而引起部分耗尽和全耗尽晶体管的漏电流大幅度增加；对于全耗尽晶体管，正栅晶体管与背栅晶体管有电耦合作用，绝缘埋层中辐射感生正电荷的积累会造成正栅晶体管阈值电压的降低。

对SOI材料埋层进行改性，可以提高SOI器件的抗总剂量辐照特性。在通常情况下，通过基于改性SOI材料上制备的MOSFET的电离总剂量辐照性能可以反映SOI改性材料的抗电离总剂量辐射能力。但是制备标准SOI MOSFET要经过繁琐的工艺步骤，并且工艺周期长、成本高。

发明内容

本发明要解决的技术问题是：为了解决评估SOI改性材料的抗总剂量辐照特性的标准SOI MOSFET制备繁琐的问题，本发明提供一种绝缘体上硅抗辐射特性的表征结构及其制备方法来替代标准SOI MOSFET结构。

本发明解决其技术问题所采用的技术方案是：一种绝缘体上硅抗辐射特性表征结构，包括衬底、绝缘埋层、顶层硅、绝缘介质层、接触电极一和接触电极二，所述衬底、绝缘埋层和顶层硅从下往上依次叠置，顶层硅底面面积小于绝缘埋层顶面面积，绝缘介质层堆积在绝缘埋层上并将顶层硅包覆，顶层硅具有P-轻掺杂区、N+源重掺杂区和N+漏重掺杂区，绝缘介质层上开设有接触孔一和接触孔二，接触孔一与N+源重掺杂区连通，接触孔二与N+漏重掺杂区连通，接触电极一覆盖在接触孔一上并填满接触孔一，接触电极二覆盖在接触孔二上并填满接触孔二。

进一步优选的，P-轻掺杂区的P-掺杂剂量为6E13个/cm²-1E14个/cm²，N+源重掺杂区和N+漏重掺杂区的N+掺杂剂量为5E15个/cm²-8E15个/cm²。

绝缘体上硅抗辐射特性表征结构的制备方法，是在绝缘体上硅上加工制备，绝缘体上硅具有从下往上依次叠置的衬底、绝缘埋层和顶层硅，所述制备方法包括如下步骤：

1)在顶层硅上采用热氧化工艺形成SiO₂钝化层；

2)在SiO₂钝化层上对欲保留有源区进行光刻，在有源区上形成光刻胶阻挡层20；

3)采用干法腐蚀，先腐蚀SiO₂钝化层，再腐蚀顶层硅，腐蚀停止在绝缘埋层上，未被腐蚀的顶层硅部分和SiO₂钝化层部分组成有源区孤岛；

4)采用热氧化工艺将露出的绝缘埋层表面和露出的顶层硅部分氧化形成一层SiO₂阻挡层；

5)对顶层硅内进行P阱注入，形成P-轻掺杂区；

6)采用等离子体增强化学气相淀积，形成绝缘介质层；

7)在绝缘介质层上进行接触孔光刻腐蚀，形成接触孔一和接触孔二；

8)沿接触孔一对顶层硅内进行N+注入形成N+源重掺杂区，沿接触孔二对顶层硅内进行N+注入形成N+漏重掺杂区；

9)先采用氧化回流工艺在绝缘介质层表面、接触孔一、接触孔二和顶层硅露出部分形成一层掺杂硼和磷的SiO₂层，然后再清洗除去所述SiO₂层，最后采用等离子体增强化学气相淀积，在绝缘介质层表面、接触孔一和接触孔二内形成金属叠层；

10)对金属叠层50进行光刻腐蚀，形成接触电极一和接触电极二。

对所述的制备方法进一步优化，步骤6)中先淀积一层非掺杂SiO₂层，再淀积一层掺杂硼和磷的SiO₂层，所述非掺杂SiO₂层和掺杂硼和磷的SiO₂层组成绝缘介质层。

对所述的制备方法进一步优化，步骤9)中采用淀积形成的金属叠层是由Ti、TiN和AlSiCu依次淀积而成。