[发明专利]半导体结构的制造方法

说明书

本发明公开一种半导体结构的制造方法，包括以下步骤。提供一基板。形成一鳍状结构与一层内绝缘层于基板上。形成多个栅极结构于基板上。形成一顶盖层于栅极结构上。形成一硬掩模于顶盖层上。形成一第一图案光致抗蚀剂层于硬掩模上，第一图案光致抗蚀剂层覆盖栅极结构。蚀刻并图案化硬掩模，使图案化的硬掩模覆盖栅极结构。形成一第二图案光致抗蚀剂层于图案化的硬掩模上，第二图案光致抗蚀剂层包括至少一开口，开口对应于鳍状结构。蚀刻顶盖层与层内绝缘层以形成多个第一沟槽，第一沟槽裸露部分鳍状结构。

技术领域

本发明涉及一种半导体结构的制造方法，且特别是涉及一种可防止鳍状结构表面受损且具有改进的制作工艺容许度(process window)的半导体结构的制造方法。

背景技术

随着半导体结构的尺寸逐渐缩小，其内部连结的线距(line width)也持续缩减。一般来说，集成电路中分开的装置通过接触插塞(contact plug)(或接触插槽)与内连接结构彼此电连接，因此，上述结构的制造方法已成为次世代半导体装置的重要关键。

在现今的制造方法中，由于后段制作工艺(back end of the line,BEOL)的制作工艺限制，具有高深宽比(high aspect ratio,HAR)的接触插塞与内连接结构的良率相对较低，且无法应付新的需求。因此，为了克服上述缺点，需要提供一种改进的制作工艺方法，以使接触插塞与内连接结构具有更佳的良率。

发明内容

本发明的目的在于一种半导体结构的制造方法，通过简单的制造程序可防止鳍状结构表面受损且具有更佳的制作工艺容许度。

为了达到上述目的，根据本发明的一方面，提出一种半导体结构的制造方法，包括以下步骤。提供一基板。形成一鳍状结构与一层内绝缘层于基板上。形成多个栅极结构于基板上。形成一顶盖层于栅极结构上。形成一硬掩模于顶盖层上。形成一第一图案光致抗蚀剂层于硬掩模上，第一图案光致抗蚀剂层覆盖栅极结构。蚀刻并图案化硬掩模，使图案化的硬掩模覆盖栅极结构。形成一第二图案光致抗蚀剂层于图案化的硬掩模上，第二图案光致抗蚀剂层包括至少一开口，开口对应于鳍状结构。蚀刻顶盖层与层内绝缘层以形成多个第一沟槽，第一沟槽裸露部分鳍状结构。

根据本发明的另一方面，提出一种半导体结构的制造方法，包括以下步骤。提供一基板。形成一鳍状结构与一层内绝缘层于基板上。形成多个栅极结构于基板上。形成一顶盖层于栅极结构上。形成一硬掩模于顶盖层上。形成一第三图案光致抗蚀剂层于硬掩模上，第三图案光致抗蚀剂层包括至少一开口，开口对应于鳍状结构。蚀刻并图案化硬掩模，以形成图案化的硬掩模。形成一第四图案光致抗蚀剂层于图案化的硬掩模上，第四图案光致抗蚀剂层覆盖栅极结构。蚀刻顶盖层与层内绝缘层以形成多个第二沟槽，第二沟槽裸露部分该鳍状结构。

为让本发明的上述内容能更明显易懂，下文特举实施例，并配合所附的附图，作详细说明如下：

附图说明

图1至图8为本发明的半导体结构的一制造实施例的示意图；

图9至图14为本发明的半导体结构的另一制造实施例的示意图。

主要元件符号说明

100：半导体结构

10：基板

101：浅沟槽隔绝区

20：鳍状结构

30：层内绝缘层

40：栅极结构

50：顶盖层

60：硬掩模

61、62：图案化的硬掩模

71：第一图案光致抗蚀剂层

72：第二图案光致抗蚀剂层