[发明专利]一种面向低密度垂直互连的三维片上网络路由器

说明书

技术领域

本发明涉及三维片上网络路由器，尤其涉及一种面向低密度垂直互连的三维片上网络路由器。

背景技术

随着芯片上集成密度越来越大，传统的基于总线互连的设计方法不得不面临严峻的通信瓶颈，片上网络正是为解决这一问题而提出来的一种新的基于网络互连的设计方法。另一方面，随着工艺的进步，全局连线的长延时成为限制芯片性能的重要因素，三维集成技术应运而生。三维集成技术和片上网络的结合，为未来多核芯片的设计提供了一个方向。

三维片上网络具有可扩展、集成密度高、全局连线短、芯片面积小、性能好等优点，但是也有制造成本高、散热不佳等缺点。

三维集成技术即是将芯片垂直堆叠，传统的封装技术有系统级封装(SiP)和层叠封装(PoP)，最近研究的比较多的是硅穿孔 (Through-Silicon-Via, TSV)技术。由硅穿孔技术制成的垂直连线技术通过在硅上打孔然后注入导电材料，将芯片垂直互连起来。发展TSV技术的主要驱动力在于TSV导线长度短，且电阻和电感更低，从而可以提升信号的传输速度，在微缩的趋势下，这些都是最关键的性能因素。三维集成技术相比于二维集成需要一些额外的处理步骤，包括TSV的形成、圆片减薄和晶圆接合。和其他封装技术相比，TSV垂直导线更短，传输速度更快，同时功耗也更低，然而TSV的制造过程更加复杂也更加昂贵，与逻辑器件相比TSV占用了相对较大的芯片面积，同时降低了芯片的成品率，这些都和TSV的数量有着紧密的联系。

现有的三维片上网络的路由器垂直方向端口之间的连线数量与水平方向端口之间的连线数量相同，水平方向端口和垂直方向端口采用相同的设计，但是由于垂直方向连线采用成本较高的TSV技术，这样的设计使得芯片的面积和成本大幅增加。

发明内容

本发明目的在于克服以上现有技术之不足，提供一种面向低密度垂直互连的三维片上网络路由器，具体有以下技术方案实现：

所述面向低密度垂直互连的三维片上网络路由器，包括内部控制逻辑、交叉开关以及五个水平方向端口和两个垂直方向端口，五个水平方向端口，分别是东、西、南、北以及本地端口，两个垂直方向端口，分别是上、下端口，其特征在于所述片上网络包括若干片上网络节点，所述每个网络节点包括一个带有网络接口的处理单元或存储单元与一个路由器，所述每个处理单元或存储单元通过所述网络接口与对应的路由器通信，所述垂直方向的上端口、下端口分别对应连接输入通道与输出通道，所述输入通道采用串入并出移位寄存器电路，所述输出通道采用并入串出移位寄存器电路。

所述的面向低密度垂直互连的三维片上网络路由器的进一步设计在于，所述片上网络由多层芯片堆叠而成，所述每一层芯片包含相同数量的网络节点，同一层内网络节点相互之间通过水平连线连接，并按矩阵的网格拓扑方式排布，所述相邻两层之间对应位置的网络节点通过由硅穿孔技术制成的垂直连线连接。

所述的面向低密度垂直互连的三维片上网络路由器的进一步设计在于，所述并入串出移位寄存器电路由若干并入串出移位寄存器组成，所述并入串出移位寄存器数目与垂直方向由硅穿孔技术制成的垂直连线数量相等，所述并入串出移位寄存器采用交叉间隔输入，间隔的周期与由硅穿孔技术制成的垂直连线数量相等。

所述的面向低密度垂直互连的三维片上网络路由器的进一步设计在于，路由器垂直方向端口的输出端口连接有FIFO存储器。

所述的面向低密度垂直互连的三维片上网络路由器的进一步设计在于，串入并出移位寄存器电路由若干串入并出移位寄存器组成，所述串入并出移位寄存器数目与由硅穿孔技术制成的垂直连线数量相等。

本发明的优点如下：

在本发明中，垂直方向端口的输出通道采用并入串出移位寄存器电路，使得从水平方向端口传输来的数据并行输入、串行输出，实现了从水平方向端口到垂直方向端口的数据位宽的转换。对于多位数据的传输，采用一组并入串出移位寄存器，移位寄存器数目与由硅穿孔技术制成的垂直连线数量相等。对于并入串出移位寄存器采用交叉间隔输入，间隔的周期与由硅穿孔技术制成的垂直连线数量相等。本发明通过在三维片上网络路由器垂直方向端口的输出通道和输入通道分别采用并入串出移位寄存器和串入并出移位寄存器，实现了在三维片上网络垂直连线密度降低的情况下有效、可靠地传输数据的目的，且提升了芯片的成品率、减小了芯片的面积以及减少了芯片和三维接合的成本，具有良好的应用前景。

附图说明

图1是本发明采用的三维网格片上网络示意图。