[发明专利]双冗余1553B总线的串口转换结构及转换方法

说明书

技术领域

本发明涉及串口通讯的技术领域，具体说是一种双冗余1553B总线的串口转换结构及转换方法。

背景技术

1553B总线是专为飞机上设备制定的一种信息传输总线标准，也就是设备间传输的协议，由于其传输的可靠性，误差率极低，被广泛应用。而由于应用的场合对总线的要求极高，所以尽管1553B总线有很高的可靠性，在特殊场合下也会要求其冗余设计，以保证数据的完整性。

另一方面由于串口的简易性以及使用的广泛性，在多种场合的设备都集成串口通讯接口，因此有必要对1553B总线实行向串口通讯设备的数据转换。

1553B总线传输的数据要求在多个位置进行同步查看，因此需要多串口同时进行相同的工作，并且串口数据传输的波特率非常高，1553B总线数据与串口数据之间完成转换，可在数据传输特性上能发生质的飞跃，来更好的满足现代工业发展要求。

发明内容

本发明要解决的技术问题是提供一种双冗余1553B总线的串口转换结构及转换方法。

本发明为解决公知技术中存在的技术问题所采取的技术方案是:

本发明的双冗余1553B总线的串口转换结构，包括第一1553B接口、第二1553B接口、CPU、FPGA芯片和多个串口接口；其中第一1553B接口和第二1553B接口与外部设备相连，且分别与CPU相连接，而CPU与FPGA芯片相连接，同时FPGA芯片与多个串口接口相连。

本发明还可以采用以下技术措施：

所述的CPU是型号为TMS320C6713的DSP芯片。

所述的FPGA芯片是型号为EP3C10F256I7N的芯片，FPGA芯片中设置至少两块FIFO数据存储器。

所述的串口接口中设置接口电平转换芯片，接口电平转换芯片的型号为MAX232。

所述的串口接口为D-SUB9接口。

本发明的双冗余1553B总线的串口转换方法，在数据发送时，CPU分别读取第一1553B接口和第二1553B接口输入的数据，如果上述两个接口都有数据输入，且数据完全一致，则CPU只读取第一1553B接口的数据作为通讯数据，数据读取成功后，CPU对相应数据进行解析分析，解析分析后得到的数据由FPGA芯片存入FPGA芯片内部的FIFO数据存储器作为缓存数据，FPGA芯片对缓存数据进行并串转换，并将转换后的串行单端数据，分成多个相同的串口模块，经由相应的多个串口接口将数据发出；在数据接收时，选取多路串口接口中的其中一路发送指令数据，指令数据为串行单端数据，FPGA芯片接收该串行单端数据并进行串行数据转换，转换后的得到的并行数据存入FPGA芯片内部另外一块FIFO数据存储器作为缓存数据，CPU读取FPGA芯片内该部分缓冲数据，并将缓冲数据编码成1553B数据形式发送到第一和第二1553B总线上。

本发明具有的优点和积极效果是:

本发明的双冗余1553B总线的串口转换结构及转换方法中，对1553B总线进行了冗余设计，并且多路串口同时工作，通过CPU和FPGA芯片对数据进行解析编码和转换，将1553B总线和串口通信相互结合，将串口传输的波特率提高到最高8Mbps，该设计具有结构简单，便于应用等特点。

附图说明

图1是本发明的双冗余1553B总线的串口转换结构的示意图。

具体实施方式

以下参照附图及实施例对本发明进行详细的说明。

图1是本发明的双冗余1553B总线的串口转换结构的示意图。

如图1所示，本发明的双冗余1553B总线的串口转换结构，包括第一1553B接口、第二1553B接口、CPU、FPGA芯片和多个串口接口；其中第一1553B接口和第二1553B接口与外部设备相连，且分别与CPU相连接，而CPU与FPGA芯片相连接，同时FPGA芯片与串口接口1至串口接口N分别相连。第一1553B接口和第二1553B接口用于CPU和外部带有1553B接口的板卡等设备相连接。

CPU用于数据协议转换，实施例中的CPU采用德州仪器的型号为TMS320C6713的DSP芯片，CPU负责将收到的1553B数据解析出来，然后传输给FPGA芯片，或者将FPGA芯片中的并行数据编码成1553B数据，然后发送至1553总线。