[发明专利]深沟槽电容器件的制作方法

说明书

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种深沟槽电容器件的制作方法。

背景技术

随着半导体器件尺寸的不断缩小和集成度的不断提高，电容的性能也需要得到提升，即 在电容面积减小的前提下增加其电荷存储量。众所周知，深沟槽电容器件大大缩小了电容所 占面积。而要得到更高容量的电容，需要采用高介电常数材料作为介电质，而现有的深沟槽 电容器件形成工艺，是在深沟槽式电容形成之后，再进行CMOS前端工艺和后端工艺的制 作，其中在CMOS前端工艺过程中，需要经过多次的热氧化和退火等高温处理，在深沟槽式 电容中的高介电常数材料(高K材料)的完整性和稳定性会遭到破坏，进而会影响该电容的 电荷存储量和可靠性，导致该电容的电容降低，其中专利号为US6563160的美国专利公开了 一种深沟槽DRAM的制作方法，该制作方法中采用金属作为栅极结构，避免了高K材料在形 成栅极结构的过程中受到高温的影响。但是由于过早的使用金属材料，引入了金属离子对半 导体器件的污染问题。

发明内容

本申请旨在提供一种深沟槽电容器件的制作方法，以解决现有技术中的深沟槽电容器件 的制作方法的CMOS前端工艺中的高温处理对高K材料的稳定性造成破坏的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种深沟槽电容器件的制作方法， 该制作方法包括：步骤S1，在半导体衬底中形成第一深沟槽；步骤S2，在距半导体衬底表面 0.3～1μm以下的第一深沟槽周围的半导体衬底中形成掩埋电极；步骤S3，在第一深沟槽中设 置填充材料；步骤S4，实施CMOS前端工艺，得到位于半导体衬底上的层间介质层；步骤 S5，对层间介质层进行刻蚀使填充材料裸露；步骤S6，去除填充材料，使第一深沟槽的侧壁 裸露形成第二深沟槽；以及步骤S7，在第二深沟槽中设置依次远离第二深沟槽侧壁的介电材 料层和上电极。

进一步地，上述步骤S7包括：步骤S71，在第二深沟槽的侧壁上和层间介质层表面上设 置高K材料，形成介电材料层；步骤S72，在介电材料层上设置掺杂多晶硅，形成掺杂多晶 硅层；步骤S73，去除位于层间介质层以上的介电材料层和掺杂多晶硅层；以及步骤S74， 在掺杂多晶硅层上设置金属材料，形成金属层，其中掺杂多晶硅层和金属层形成上电极。

进一步地，上述掺杂多晶硅层中的掺杂物为IIIA族或VA族元素离子，掺杂浓度为 10²⁰～10²²atoms/cm³。

进一步地，上述步骤S74还包括：对层间介质层进行刻蚀，形成凹槽；在掺杂多晶硅层 上、凹槽中设置金属材料，形成金属层，其中位于第二深沟槽中的掺杂多晶硅层和金属层形 成上电极，位于凹槽中的金属层形成接触通孔。

进一步地，上述步骤S71采用原子层沉积工艺或者化学气相沉积工艺形成介电材料层， 步骤S72采用低压化学气相沉积工艺形成掺杂多晶硅层。

进一步地，上述高K材料的介电常数大于8.0。

进一步地，上述高K材料为金属氧化物、氧化物合金或硅酸盐化合物，优选高K材料选 自Si₃N₄、Al₂O₃、Y₂O₃、La₂O₃、HfO₂和ZrO₂组成的组中的一种或多种。

进一步地，上述步骤S73包括：在多晶层上形成光刻胶；对光刻胶进行图形化处理，保 留第二深沟槽中的光刻胶；对位于层间介质层以上的介电材料层和掺杂多晶硅层进行刻蚀。

进一步地，上述步骤S73包括：在多晶层上形成光刻胶；对掺杂多晶硅层和介电材料层 进行CMP。

进一步地，上述金属材料为Ti、Ta、W、氮化钛、氮化钽、氮化钨、钛钽合金、钛钨合 金或者钽钨合金。

进一步地，上述步骤S3采用低台阶覆盖能力的化学气相沉积工艺在深沟槽中设置填充材 料。

进一步地，上述填充材料为氧化硅和/或氮化硅。

进一步地，上述步骤S6采用湿法刻蚀或干法刻蚀与湿法刻蚀相结合的方式去除填充材 料。

进一步地，上述步骤S2采用气相扩散或者通过掺杂玻璃中的掺杂物向外扩散工艺形成掩 埋电极。