[发明专利]一种三段式时间数字转换电路

说明书

技术领域

本发明涉及一种三段式时间数字转换电路，可用于高速高精度时间测量系统中。

背景技术

时间数字转换器(Time Digital Converter，TDC)是一种时间测量的常用电路，它是将时间间隔直接转化为高精度的数字值，并实现数字输出。目前已被广泛应用于电子领域，如用于全数字锁相环ADPLL中，提高其测试器件和信号的时间特性。近几年，最受关注的TDC是使用高速CMOS数字电路的结构，主要原因是被测试信号能实现较高的时间精度。对TDC精确度进行研究，将有利于TDC的应用和质量保证。

随着高精度时间量化技术的纵向化发展，在模拟IC领域中出现了一批以时间数字转换器为核心的高性能模拟器件，譬如高速低功耗模拟数字转换器以及全数字锁相环等，克服了一系列因工艺尺寸限制而无法解决的模拟电路的设计难题，为模拟IC的设计开辟了全新的设计途径。因此，时间数字转换器将成为联系模拟连续时间信号量与数字离散信号量的一个桥梁，成为数模混合集成电路设计的一个全新领域。

发明内容

发明目的：针对上述现有技术，提出一种三段式时间数字转换电路，相比传统的三段式TDC结构，在实现宽范围、高精度测量的同时，简化了电路结构、减小了系统的面积和功耗。

发明内容：一种三段式时间数字转换电路，包括高段位线性反馈移位寄存器、初相调整电路、延迟匹配电路、中段位时间数字转换电路、相邻信号提取单元、低段位时间数字转换电路、两位二进制同步计数器、译码单元、直接译码锁存电路以及串行数据输出电路；其中：

高频时钟CLK_H和时间量化的起始信号EN输入初相调整电路，当所述起始信号EN为高电平时，所述初相调整电路在高频时钟CLK_H的下一个上升沿处产生EN0信号并发送至高段位线性反馈移位寄存器；

结束时刻Stop信号输入所述高段位线性反馈移位寄存器，所述高段位线性反馈移位寄存器用于对所述EN0信号和高频时钟CLK_H在Stop信号上升沿之后紧邻的上升沿的时间间隔进行量化，得到高段位量化值k·T_clk，其中T_clk为高频时钟CLK_H的周期，k为高段位线性反馈移位寄存器的计数值；所述高段位线性反馈移位寄存器将高段位量化值输入到串行数据输出电路；

所述延迟匹配电路用于根据所述Stop信号对所述高频时钟CLK_H进行延迟处理，使高频时钟CLK_H在Stop信号上升沿之后紧邻的上升沿滞后Stop信号t_DFF+AND时间，得到延迟后的CLK_M信号，其中t_DFF+AND为所述初相调整电路生成的所述EN0信号落后高频时钟CLK_H信号的固有延时；

将所述CLK_M信号分别输入到中段位时间数字转换电路和低段位时间数字转换电路；所述中段位时间数字转换电路为环形TDC，包括由四级延迟单元构成的第一压控环振单元，所述第一压控环振单元根据外部压控信号产生上升沿与所述Stop信号对齐且周期为t_M＝t_clk/4的周期信号，并输入到相邻信号提取单元；所述相邻信号提取单元扫描所述CLK_M信号上升沿在周期为t_M＝t_clk/4的周期信号中所在的区间，从而产生锁存信号LOCK；

所述两位二进制同步计数器用于对所述Stop信号与锁存信号LOCK上升沿之间的时间间隔进行量化测量，得到中段位量化值T_Counter＝n·t_M，其中n为两位二进制同步计数器的计数值；所述二进制同步计数器将中段位量化值输入直接译码锁存电路；

所述低段位时间数字转换电路为环形TDC，包括由四级延迟单元构成的第二压控环振单元，外部压控信号控制所述第二压控环振单元的环振周期为t_L，所述CLK_M信号上升沿作为低段位量化门控信号，所述第二压控环振单元构成的八个相位节点状态经所述译码单元进行译码后，在当锁存信号LOCK上升沿到来时，所述直接译码锁存电路用于锁存此时所述译码单元输出的译码值m，得到低段位量化值(m/8)·t_L；

所述直接译码锁存电路包括D触发器和二选一开关，用于将中段位量化值和低段位量化值锁存于D触发器中，并直接译码成对应的十进制数值后，由二选一开关控制将数据锁存到串行数据输出电路中；