[发明专利]一种半导体器件及其制造方法、电子装置

说明书

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供具有NMOS区和PMOS区的半导体衬底，在其上形成有栅极结构以及位于栅极结构两侧的第一侧壁结构；在位于PMOS区的第一侧壁结构之间的半导体衬底中形成U形凹槽；蚀刻U形凹槽，以形成∑状凹槽；外延生长嵌入式锗硅层，以完全填充∑状凹槽；去除位于PMOS区的第一侧壁结构，并在位于PMOS区的栅极结构两侧形成第二侧壁结构；通过蚀刻去除部分第二侧壁结构，并实施应力近临工艺以增强作用于PMOS区的沟道区的应力。根据本发明，形成U形凹槽所带来的边缘电容的数值大为减小，同时可以有效改善后续通过沉积工艺形成的接触孔蚀刻停止层的形貌。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

在先进半导体器件的制造工艺中，嵌入式锗硅工艺可以明显增强PMOS的性能。为了获得更大的工艺窗口和更好的电学性能，通常是先在栅极的两侧形成侧壁结构，然后形成嵌入式锗硅。

在现有的嵌入式锗硅工艺中，通常在PMOS的源/漏区形成∑状凹槽以用于在其中选择性外延生长嵌入式锗硅，∑状凹槽可以有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求。通常采用先干法蚀刻再湿法蚀刻的工艺形成∑状凹槽，为了精确控制∑状凹槽的最宽处的尺寸，先通过各向异性的干法蚀刻形成U型凹槽，再通过湿法蚀刻将U型凹槽转变为∑状凹槽。U型凹槽的宽度尺寸可以通过栅极两侧的侧壁结构的厚度加以控制，由于侧壁结构的厚度通常较薄，因而造成器件的边缘电容值较高，导致器件性能的下降。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供具有NMOS区和PMOS区的半导体衬底，在所述半导体衬底上形成有栅极结构以及位于所述栅极结构两侧的第一侧壁结构；在位于所述PMOS区的第一侧壁结构之间的半导体衬底中形成U形凹槽；蚀刻所述U形凹槽，以形成∑状凹槽；外延生长嵌入式锗硅层，以完全填充所述∑状凹槽；去除位于所述PMOS区的第一侧壁结构，并在位于所述PMOS区的栅极结构两侧形成第二侧壁结构；通过蚀刻去除部分所述第二侧壁结构，并实施应力近临工艺以增强作用于所述PMOS区的沟道区的应力。

在一个示例中，采用各向异性的干法蚀刻形成所述U形凹槽。

在一个示例中，形成所述U形凹槽之后，还包括实施灰化处理，以去除残留于所述U形凹槽的侧壁和底部的由所述干法蚀刻所产生的聚合物。

在一个示例中，所述灰化处理是在高浓度的H2的氛围下进行的，所述H2的含量为40％-100％，温度为300℃-400℃。

在一个示例中，形成所述嵌入式锗硅层之后，还包括在所述嵌入式锗硅层的顶部形成硅帽层的步骤。

在一个示例中，所述第二侧壁结构的构成材料为具有低介电常数的材料，以有效改善后续实施所述应力近临工艺之后通过沉积工艺形成的接触孔蚀刻停止层的形貌。

在一个示例中，在形成所述第二侧壁结构之前，还包括实施另一应力近临工艺的过程，其包括以下步骤：先在位于所述PMOS区的栅极结构两侧形成第三侧壁结构，再通过湿法蚀刻完全去除所述第三侧壁结构，最后实施所述另一应力近临工艺。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，形成所述U形凹槽所带来的边缘电容的数值大为减小，同时可以有效改善后续通过沉积工艺形成的接触孔蚀刻停止层的形貌。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。