[发明专利]FinFET鳍片的制作方法

说明书

本申请提供了一种FinFET鳍片的制作方法。该制作方法包括：在绝缘体上硅上设置硬掩膜层；刻蚀硬掩膜层和部分绝缘体上硅，形成相互隔离的条形结构；在条形结构之间的绝缘体上硅上设置氧化层；回蚀部分硬掩膜层，使氧化层的部分侧壁暴露；刻蚀氧化层使暴露出的氧化层侧壁形成缺角；以及回蚀部分氧化层，得到鳍片。氧化层经过刻蚀后在侧壁形成缺角，使靠近条形结构的氧化层的高度低于其余部分氧化层的高度，进而使得靠近条形结构的氧化层的刻蚀时间较短，在其余部分氧化层刻蚀完成时靠近条形结构的氧化层也被刻蚀完全，避免了在鳍片底部附近残留氧化硅，从而避免了footing效应造成的晶体管特性劣化的弊端，进一步降低绝缘体上硅的损伤。

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种FinFET鳍片的制作方法。

背景技术

MOSFET(金属氧化半导体场效应晶体管)是大部分半导体器件的主要构件，当沟道长度小于100nm时，传统的MOSFET中，由于围绕有源区的半导体衬底的半导体材料使源极和漏极区间互动，漏极与源极的距离也随之缩短，产生短沟道效应，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此便使亚阀值漏电(Subthrehhold leakage)现象更容易发生。

鳍式场效晶体管(Fin Field effect transistor，FinFET)是一种新的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅(SOI)基片上形成，包括狭窄而孤立的硅条(即垂直型的沟道结构，也称鳍片)，鳍片两侧带有栅极结构，具有上述结构的鳍式场效晶体管对沟道的控制能力较好，很好地控制了亚阈值漏电现象的发生。

现有技术中鳍片的制作一般采用如图1所示的制作方法制作，具体为：首先对绝缘体上硅100’进行刻蚀，得到图2所示的相互隔离多个硅条102’；在图2所示的绝缘体上硅100’表面上沉积形成二氧化硅层101’，得到如图3所示剖面结构的硅片；然后对图3所示的二氧化硅层101’进行CMP(化学机械抛光)，得到具有图4所示剖面结构的硅片；接着对CMP后的二氧化硅层101’进行回蚀，得到具有图5所示剖面结构的硅片，其中位于二氧化硅层上方的硅片即为FinFET的鳍片104’。

但是，上述制作方法在对二氧化硅层进行回蚀时，容易产生footing效应，即随着回蚀深度的加深，边缘部分的二氧化硅层的刻蚀速率小于内部的刻蚀速率，造成鳍片底部附近的二氧化硅有残留，影响晶体管的特性比如漏电流，造成晶体管和晶体管之间的性能差异。

发明内容

本申请旨在提供一种FinFET鳍片的制作方法，以解决现有技术中footing效应导致晶体管性能变差的问题。

为了实现上述目的，本申请提供了一种FinFET鳍片的制作方法，制作方法包括：在绝缘体上硅上设置硬掩膜层；刻蚀硬掩膜层和部分绝缘体上硅，形成相互隔离的条形结构；在条形结构之间的绝缘体上硅上设置氧化层；回蚀部分硬掩膜层，使氧化层的部分侧壁暴露；刻蚀氧化层使暴露出的氧化层侧壁形成缺角；以及回蚀部分氧化层，得到鳍片。

进一步地，形成上述缺角后，位于硬掩膜层表面以上的氧化层的体积为V₁，缺角的体积为V₂，且V₁:V₂＝0.5:1～4:1，优选V₁:V₂＝1:1～3:1。

进一步地，上述设置硬掩膜层的过程包括：在绝缘体上硅上设置氧化物硬掩膜；在氧化物硬掩膜上设置氮化物硬掩膜，且氮化物硬掩膜的厚度大于氧化物硬掩膜的厚度。

进一步地，被回蚀的上述部分硬掩膜层为部分氮化物硬掩膜。

进一步地，上述氧化物硬掩膜为氧化硅膜，氮化物硬掩膜为氮化硅层。

进一步地，回蚀上述硬掩膜层的过程采用湿法刻蚀工艺实施。