[发明专利]MOS晶体管及其制备方法

说明书

技术领域

本申请涉及半导体制造领域，具体而言，涉及一种MOS晶体管及其制备方法。

背景技术

随着半导体器件中晶体管的集成度越来越高，晶体管的特征尺寸越来越小，晶体管中载 流子的迁移率逐渐下降。载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会降低 晶体管的驱动电流，最终导致晶体管的器件性能降低。在现有技术中技术人员通常采用应变 硅技术，即通过将局部单向拉伸或压缩型应力引入到晶体管的导电沟道，以提升晶体管的导 电沟道的应力，进而提高导电沟道内的载流子迁移率。

以PMOS晶体管为例，现有的将局部单向拉伸或压缩型应力引入到晶体管导电沟道的方 法通常包括以下步骤：首先，在P型衬底中形成栅极；然后，在栅极两侧的衬底上形成凹 槽；最后，在凹槽中填充形成应变硅层。

然而，这种局部引入应变硅层的方法对导电沟道应力的提高作用有限，使得导电沟道内 的载流子迁移率依然较低。在此基础上，需要一种更为有效的解决上述问题的方法。

发明内容

本申请旨在提供一种MOS晶体管及其制备方法，以解决现有技术中导电沟道内的载流子 迁移率低的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种MOS晶体管，其包括衬底、栅 极、应变层和源漏极外延层；其中，衬底其表面上具有凸起部；栅极位于凸起部的上表面 上，凸起部的两侧靠近栅极的位置上形成有源漏极；应变层环绕凸起部位于衬底的表面上， 应变层的上表面低于凸起部的上表面；以及源漏极外延层位于凸起部中形成有源漏极的两 侧，并位于应变层的上方。

进一步地，凸起部中形成有源漏极的两个侧壁为垂直于凸起部上表面的竖直面，或者向 凸起部内部凹陷的弧面，或者向凸起部内部凹陷的“∑”形面。

进一步地，应变层的上表面与源漏极的下边缘线处于同一水平面或低于源漏极的下边缘 线，源漏极外延层的上表面低于栅极的上表面或与栅极的上表面平齐。

进一步地，应变层的上表面与源漏极的下边缘线处于同一水平面。

进一步地，应变层为氮化硅层或类金刚石层，优选为氮化硅层；源漏极外延层为P型掺 杂或N型掺杂的硅层、P型掺杂的锗化硅层或N型掺杂的碳化硅层；衬底的材料为<100>晶向 或<110>晶向的硅。

进一步地，MOS晶体管为PMOS晶体管时，源漏极外延层为P型掺杂的锗化硅层；MOS 晶体管为NMOS晶体管时，源漏极外延层为N型掺杂的碳化硅层。

进一步地，凸起部中形成有源漏极的两个侧壁之间的最小距离为6～30nm；凸起部中源漏 极之间的沟道窗口的高度为5～20nm；栅极在源漏极外延层中的掩埋厚度为2～8nm。

根据本申请的另一方面，提供了一种MOS晶体管的制作方法，其包括以下步骤：提供预 备衬底，在预备衬底上形成栅极，并在栅极两侧的预备衬底上形成预备源漏极；环绕栅极向 下刻蚀预备衬底，形成在栅极下方具有凸起部的衬底，并在凸起部的两侧靠近栅极的位置上 形成源漏极；环绕凸起部，在衬底上形成上表面低于凸起部上表面的应变层；在应变层上位 于凸起部中形成有源漏极的两侧的位置上形成源漏极外延层。

进一步地，环绕栅极向下刻蚀预备衬底形成具有凸起部的衬底的步骤中，采用干法刻蚀 和/或湿法刻蚀的方法，使凸起部中形成有源漏极的两个侧壁呈垂直于凸起部上表面的竖直 面，或者向凸起部内部凹陷的弧面，或者向凸起部内部凹陷的“∑”形面。

进一步地，形成应变层的步骤包括：环绕凸起部和栅极，形成上表面与栅极的上表面齐 平的预备应变层；刻蚀预备应变层，形成应变层。

进一步地，形成预备应变层的步骤包括：在衬底和栅极的上方沉积氮化硅层或类金刚石 层，平坦化去除高于栅极的部分后，得到预备应变层。

进一步地，形成源漏极外延层的步骤中：利用气相外延生长的方法形成源漏极外延层； 或者利用化学气相沉积的方法形成预备源漏极外延层后，对预备源漏极外延层进行P型掺杂 或N型掺杂，进而形成源漏极外延层。

进一步地，形成源漏极外延层的步骤之前，还包括对凸起部中高于应变层上表面的侧壁 进行预处理的步骤；预处理的步骤包括：以氢气、氟气或氩气为等离子气体，对凸起部中高 于应变层上表面的侧壁进行等离子体处理。