[发明专利]一种绝热逻辑电路及一位全加器

权利要求书

1.一种绝热逻辑电路，其特征在于包括逻辑赋值电路、能量恢复电路和第一NMOS管，所述的能量恢复电路由第一PMOS管和第二PMOS管构成，所述的第一PMOS管的漏极分别与所述的第一PMOS管的衬底、所述的第二PMOS管的漏极、所述的第二PMOS管的衬底及外部功率时钟信号端连接，所述的第一PMOS管的栅极分别与所述的第二PMOS管的源极及所述的第一NMOS管的漏极连接，所述的第一PMOS管的源极分别与所述的第二PMOS管的栅极、所述的逻辑赋值电路的能量传输端及所述的第一NMOS管的栅极连接，所述的逻辑赋值电路的接地端分别与外部接地端及所述的第一NMOS管的源极连接，所述的逻辑赋值电路包括第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，所述的第九NMOS管的漏极分别与所述的第十NMOS管的漏极、所述的第十一NMOS管的漏极及所述的第一PMOS管的源极连接，所述的第九NMOS管的源极与所述的第十二NMOS管的漏极连接，所述的第九NMOS管的栅极与所述的第十一NMOS管的栅极连接，所述的第十二NMOS管的源极分别与外部接地端及所述的第十三NMOS管的源极连接，所述的第十NMOS管的源极分别与所述的第十一NMOS管的源极及所述的第十三NMOS管的漏极连接，所述的第十NMOS管的栅极与所述的第十二NMOS管的栅极连接。

2.使用权利要求1所述的绝热逻辑电路组成的一位全加器，其特征在于包括绝热逻辑电路和求和信号产生电路，所述的求和信号产生电路包括第三PMOS管、第四PMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管和第二十二NMOS管，所述的第三PMOS管的漏极分别与所述的第三PMOS管的衬底、所述的第四PMOS管的漏极、所述的第四PMOS管的衬底及外部功率时钟信号端连接，所述的第三PMOS管的栅极分别与所述的第四PMOS管的源极及所述的第二十一NMOS管的漏极连接，所述的第三PMOS管的源极分别与所述的第四PMOS管的栅极、所述的第十四NMOS管的漏极、所述的第十五NMOS管的漏极及所述的第二十一NMOS管的栅极连接，所述的第十四NMOS管的源极分别与所述的第十七NMOS管的漏极及所述的第十八NMOS管的漏极连接，所述的第十七NMOS管的栅极与所述的第二十二NMOS管的栅极连接，所述的第十七NMOS管的源极分别与所述的第十六NMOS管的源极及所述的第十九NMOS管的漏极连接，所述的第十六NMOS管的栅极分别与所述的第十一NMOS管的栅极及所述的第十八NMOS管的栅极连接，所述的第十六NMOS管的漏极分别与所述的第十五NMOS管的源极及所述的第二十二NMOS管的漏极连接，所述的第十五NMOS管的栅极与所述的第十NMOS管的栅极连接，所述的第十八NMOS管的源极分别与所述的第二十二NMOS管的源极及所述的第二十NMOS管的漏极连接，所述的第十九NMOS管的源极分别与外部接地端、所述的第二十NMOS管的源极及所述的第二十一NMOS管的源极连接，所述的第十九NMOS管的栅极与所述的第十三NMOS管的栅极连接。

3.根据权利要求2所述的一位全加器，其特征在于所述的第一PMOS管的沟道长度、所述的第二PMOS管的沟道长度、所述的第一NMOS管的沟道长度、所述的第九NMOS管的沟道长度、所述的第十NMOS管的沟道长度、所述的第十一NMOS管的沟道长度、所述的第十二NMOS管的沟道长度、所述的第十三NMOS管的沟道长度、所述的第三PMOS管的沟道长度、所述的第四PMOS管的沟道长度、所述的第十四NMOS管的沟道长度、所述的第十五NMOS管的沟道长度、所述的第十六NMOS管的沟道长度、所述的第十七NMOS管的沟道长度、所述的第十八NMOS管的沟道长度、所述的第十九NMOS管的沟道长度、所述的第二十NMOS管的沟道长度、所述的第二十一NMOS管的沟道长度及所述的第二十二NMOS管的沟道长度均为标准工艺下最小沟道长度的1～1.2倍。