[发明专利]利用定点乘法器进行级联乘累加运算的装置和方法

说明书

技术领域

本发明属于数字电路技术领域，适用于与级联乘累加相关的数字滤波、图像匹配应用的快速计算。

背景技术

在数字滤波、图像匹配中，涉及到大量复杂的级联乘累加运算。由于信号处理中数据量大、处理过程复杂，即使采用高性能数字信号处理器来完成相关计算，电子系统也不能很好的满足数据处理的实时性要求。随着半导体技术的革新，越来越多的信号处理算法直接采用硬件形式实现，从而为提高数据处理的实时性能提供了一种全新的方式。通过硬件形式直接实现数字信号的处理不仅增强了系统可靠性，提高了系统工作效率，而且减少了系统处理数据的延迟。

现有的级联乘累加运算一般都采用若干相互独立的乘累加单元通过级联方式组合而成，独立计算单元组合方法具有电路复杂、体积及功耗大、灵活性差等缺点。在计算单元设计中，电路功能固定，不可配置，这使得硬件资源利用率较低，不能充分合理地运用硬件资源。

发明内容

为了克服现有技术的不足，本发明提供一种利用32位有符号定点乘法器进行级联乘累加的装置和方法。本发明对32位有符号定点乘法器进行了定制设计，通过分解定点乘法器、复用电路资源和增加较少的电路资源，实现定点乘法器支持级联乘累加运算。为了实现级联乘累加运算，本发明中还设计了一种与所述32位有符号定点乘法器相匹配的级联乘累加单元，通过将所述32位有符号定点乘法器和匹配乘累加单元按照一定规则组成阵列形式实现级联乘累加运算。

本发明解决其技术问题所采用的技术方案是：包含一个译码单元、n个所述32位有符号定点乘法器单元Mpyer(1)～Mpyer(n)、3*n个与所述32位有符号定点乘法器相匹配的积累乘累加单元Mac(1)～Mac(3*n)；

所述32位有符号定点乘法器输入数据端口包含32位操作数端口DA和DB，级联乘累加并发输入操作数端口MDA1、MDA2、MDA3，级联乘累加级联输入操作数端口MDB1、MDB2、MDB3，级联乘累加进位输入操作数端口MacI，级联乘累加使能有效端口MEn0、MEn1、MEn2、MEn3；输出数据端口包含乘法结果输出端口D0、级联乘加结果输出端口MacO、级联乘法结果端口MD01、MD02和MD03。所述32位有符号定点乘法器电路结构采有三级流水结构；

所述32位有符号定点乘法器中，第一级流水中完成数据预处理和部分乘法运算；本级流水所包含4组17×17位有符号定点乘法器M1～M4，其中所述17×17位有符号定点乘法器M1～M4数据端口包含输入操作数端口U1A～U4A、U1B～U4B和计算结果输出端口mpyerout1～mpyerout4；本级流水段中数据预处理阶段完成数据的分解与合并，预处理后的数据分别经过二选一数据选择器送至所述17×17位有符号定点乘法器M1～M4的输入数据端口U1A～U3A和U1B～U3B，其中所述二选一数据选择器均由与其相对应的级联乘累加使能信号控制数据选择；

所述32位有符号定点乘法器中，第二级流水段完成17位有符号定点乘法运算；所述17×17位有符号定点乘法器M1～M4计算结果依次为mpyerout1～mpyerout4；计算结果mpyerout1作为DoSig1的高32位，计算结果mpyerout1作为DoSig1的低32位拼接为一个64位数据DoSig1并寄存到流水寄存器，计算结果mpyerout3和mpyerout4直接寄存到流水寄存器，使能信号MEn0、MEn1、MEn2、MEn3完成流水寄存；mpyerout4、mpyerout2和mpyerout1经过第二级流水寄存器寄存后分别输出至输出端口MD01、MD02和MD03；