[发明专利]集成电路结构

说明书

本发明涉及一种由两种元件高度的标准元件组成的集成电路结构，包含至少一包含一第一元件高度的第一标准元件以及至少一包含一第二元件高度的第二标准元件，且该第二元件高度为该第一元件高度的一半。该第一标准元件包含至少一个以上的第一掺杂区与多个第二掺杂区，该第一掺杂区设置于该第一标准元件的中央，该第二掺杂区设置于该第一标准元件的上下两端。该第一掺杂区包含一第一导电类型，该第二掺杂区包含一第二导电类型，该第一导电类型与该第二导电类型彼此互补。

技术领域

本发明涉及一种集成电路结构，尤指一种可有效整合具有不同高度的标准元件(standard cell)的集成电路结构。

背景技术

半导体集成电路是现代化信息社会最重要的硬件基础之一，如何提高集成电路的集成度，让集成电路的布局面积能够更有效率地被运用，也成为现代半导体工业的研发重点。

一般来说，功能复杂的集成电路是由一群具有基本功能的标准元件组合而成的。举例来说，数字集成电路中常会以各种逻辑门(像是与门(AND gate)、或门(OR gate)、非门(NOR gate)、反相器(inverter)等等)、触发器(flip-flop)、加法器(adder)、计数器(counter)等基本的电路单元或标准元件来组合出集成电路的整体功能。在实现特定功能的集成电路时，先选择所需的标准元件，之后规划半导体集成电路的布局设计。而为了便利集成电路的布局设计，半导体业者会将常用的电路单元或标准元件及其对应的布局设计建立为一计算机的标准元件数据库(standard cell library)。是以在设计集成电路时，设计者可先依集成电路的功能在标准元件数据库中选定其所需的标准元件，再由标准元件数据库中将这些标准元件所对应的布局设计加以排列组合，并置入自动布局布线(automaticplacement and routing，以下简称为APR)区块(block)，而后建立其间的连线，完成集成电路整体的布局设计。

另外，为了容纳不同的驱动能力(driving capabilities)，已知的标准元件数据库所包含的标准元件可具有不同的元件高度(cell height)。在此，所谓的「元件高度」是指该标准元件的布局图案需要占用的轨(track)数量，所谓的「轨」则是指一个接点间距(contact pitch)。举例来说，一个六轨的标准元件即表示该标准元件的中的一晶体管的通道宽度(channel width)为六个接点间距。一般说来，驱动能力较高的标准元件需要较大的通道宽度，即较高的元件高度。反之，驱动能力较低的标准元件需求的元件高度较低。当这些元件高度不同的标准元件置入APR区块时，除了驱动能力的考量之外，尚有低漏电(lowLeakage)及低耗能(low power)的考量。因此，单一的APR区块内可能混有较高元件高度的标准元件与较低元件高度的标准元件，或者必须将元件高度不同的标准元件放置于不同的APR区块。

然而，由于元件高度较高的标准元件需要较大的面积来置放或铺设，元件高度较小的标准元件则需要较小的面积来置放或铺设，因此将大大大小多种元件高度的标准元件混合置放常会牺牲晶片珍贵的面积，并且增加布局设计与工艺的复杂度。但是，若将元件高度不同的标准元件分别放置于不同的APR区块，则是将「高速」与「低耗电」的不同属性分开，违背了集成电路整合的目的，且降低了晶片空间整合效率。此外，将元件高度不同的标准元件分别放置在不同的APR区块时，因为不同的APR区块之间需要建立额外的连线，所以产生了更多的可制造性设计(design for manufacturing)问题。

因此，目前仍然需要一种可整合具有不同元件高度的标准元件，且同时满足高速度、低耗能、高空间利用效率等要求的集成电路结构。

发明内容

因此，本发明的一目的即在于提供一种同时满足高速度、低耗能、高空间利用效率，且可整合具有不同元件高度的标准元件的集成电路结构。