[发明专利]触发器和半导体电路

权利要求书

1.一种触发器，包括：

第一电路，连接在第一电压端与第一节点之间并被构造为根据第一数据和第一时钟将第一节点的电压改变至第一电压端的第一电平；

第一门，被构造为对第一数据和第一时钟执行逻辑运算；

第二电路，连接在第一节点与第二电压端之间并被构造为根据所述逻辑运算的输出将第一节点的电压改变至第二电压端的第二电平，

其中，提供给所述触发器的从级的第二时钟包括第一子时钟和第二子时钟，第二子时钟是第一子时钟的反相，

其中，第二时钟是基于第一时钟产生的，

其中，第一电路包括：

第一反相器，被构造为对第一数据进行反相；

第一晶体管和第二晶体管，串联连接在第一电压端与第一节点之间且被构造为分别接收反相的第一数据和第一时钟，其中，第二电路包括：

第三晶体管，连接在第一节点与第二电压端之间且被构造为接收所述逻辑运算的输出，其中，第一时钟是通过参考时钟产生的，第一子时钟是通过对参考时钟和第一时钟执行NAND逻辑运算来产生的。

2.根据权利要求1所述的触发器，还包括：

时钟产生单元，被构造为接收参考时钟并产生第一时钟和第二时钟。

3.根据权利要求2所述的触发器，其中，时钟产生单元被构造为通过对第一时钟反相来产生第一子时钟。

4.根据权利要求2所述的触发器，其中，时钟产生单元包括：

第一延迟单元，被构造为对第一时钟的相位进行延迟，并使用延迟的第一时钟产生第二时钟。

5.根据权利要求4所述的触发器，其中，时钟产生单元被构造为通过对参考时钟和延迟的第一时钟执行NAND逻辑运算来产生第一子时钟。

6.根据权利要求4所述的触发器，其中，第一时钟和参考时钟相同。

7.根据权利要求2所述的触发器，其中，时钟产生单元被构造为通过对参考时钟的相位进行延迟来产生第一时钟。

8.根据权利要求2所述的触发器，其中，时钟产生单元被构造为通过对参考时钟进行反相来产生第一时钟。

9.根据权利要求8所述的触发器，其中，时钟产生单元被构造为通过对第一时钟的反相的信号和参考时钟执行NAND逻辑运算来产生第一子时钟。

10.根据权利要求1所述的触发器，还包括：

保持器电路，被构造为基于第一时钟和所述逻辑运算的输出而保持第一节点的电压。

11.一种半导体电路，包括：

主电路和从电路，被构造为分别接收第一时钟和第二时钟，第一时钟和第二时钟具有不同相位，

其中，主电路包括第一晶体管、第二晶体管、第三晶体管、第一反相器和第一门，

其中，第一晶体管、第二晶体管和第三晶体管串联连接在第一电压端与第二电压端之间，

其中，第一反相器被构造为对输入数据进行反相并对第一晶体管进行门控制，

其中，第一门被构造为对第三晶体管进行门控制，第一门被构造为对输入数据和第一时钟执行逻辑运算，

其中，第二晶体管被构造为接收第一时钟，

其中，第二时钟包括第一子时钟和第二子时钟，第二子时钟是第一子时钟的反相，

其中，第一时钟是通过参考时钟产生的，第一子时钟是通过对参考时钟和第一时钟执行NAND逻辑运算来产生的。

12.根据权利要求11所述的半导体电路，其中，主电路的阈值电压低于从电路的阈值电压。

13.根据权利要求11所述的半导体电路，其中，第一晶体管连接到第一电压端，第三晶体管连接到第二电压端，并且第二晶体管位于第一晶体管与第三晶体管之间。