[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

目前，伴随着半导体制作技术的飞速发展，半导体器件为了达到更快的 运算速度、更大的数据存储量以及更多的功能，半导体器件朝向更高的元件 密度、更高的集成度方向发展。相应的半导体工艺对刻蚀的要求也越来越高， 其中栅极的刻蚀尤为关键，栅极的刻蚀质量不仅决定了半导体器件的栅极尺 寸，也决定了半导体器件的饱和漏极电流等电学参数。

现有技术中半导体器件的形成工艺包括以下步骤，参考图1，步骤S11、 提供衬底，所述衬底包括栅极区以及位于相邻栅极区之间的掺杂区，其中， 栅极区包括有源区以及位于有源区之间的隔离区；步骤S12、依次形成位于衬 底表面的栅介质膜、以及位于栅介质膜表面的栅极膜，所述栅介质膜覆盖于 衬底有源区和掺杂区表面；步骤S13、在所述栅极膜表面形成硬掩膜材料层； 在所述硬掩膜材料层表面形成图形化的光刻胶层，所述图形化的光刻胶层投 影于衬底的图形覆盖有源区以及部分隔离区；步骤S14、以所述图形化的光刻 胶层为掩膜，刻蚀所述硬掩膜材料层，在栅极膜表面形成硬掩膜层；去除所 述图形化的光刻胶层；步骤S15、以所述硬掩膜层为掩膜刻蚀所述栅极膜，在 所述栅介质膜表面形成栅极。

然而，现有技术形成的半导体结构的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，优化用来定义栅 极图形的掩膜层的形貌，提高形成的栅极的质量，从而提高沟道长度的一致 性，进而优化半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供 基底，所述基底表面覆盖有栅极膜，所述栅极膜表面覆盖有栅极图形膜，栅 极图形膜包括硬掩膜材料层以及位于硬掩膜材料层表面的硅材料层；在所述 栅极图形膜表面形成图形层，相邻图形层之间暴露出部分栅极膜表面；以所 述图形层为掩膜，刻蚀部分所述栅极图形膜直至暴露出栅极膜表面，形成位 于栅极膜表面的栅极图形层，所述栅极图形层包括硬掩膜层以及位于硬掩膜 层表面的硅层，且所述硅层与第一方向垂直的侧壁表面具有第一线宽粗糙度； 对所述硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得所述硅层侧壁表 面具有第二线宽粗糙度，且第二线宽粗糙度小于第一线宽粗糙度；以所述栅 极图形层为掩膜，刻蚀所述栅极膜直至暴露出基底表面，在所述基底表面形 成栅极；在所述栅极的与第一方向垂直的侧壁两侧的基底内形成源区和漏区。

可选的，所述硅材料层的材料为单晶硅、多晶硅或非晶硅；所述栅极膜 的材料为多晶硅或掺杂的多晶硅。

可选的，所述硅材料层的厚度大于硬掩膜材料层的厚度。

可选的，所述硬掩膜材料层的材料为氧化硅、氮化硅、氮氧化硅、碳化 硅、碳氧化硅、碳氮氧化硅或无定形碳。

可选的，形成栅极图形层的工艺步骤包括：在所述栅极图形膜表面形成 沿第一方向平行排列的第一图形层，相邻第一图形层之间暴露出部分栅极图 形膜表面；以所述第一图形层为掩膜，刻蚀暴露出的栅极图形膜直至暴露出 栅极膜表面，形成位于栅极膜表面沿第一方向平行排列的初始栅极图形层， 所述初始栅极图形层包括初始硬掩膜层以及位于初始硬掩膜层表面的初始硅 层；在所述初始栅极图形层表面形成沿第二方向平行排列的第二图形层，相 邻第二图形层暴露出部分初始栅极图形层表面，且第二方向与第一方向垂直； 以所述第二图形层为掩膜，刻蚀暴露出的初始栅极图形层直至暴露出栅极膜 表面，形成位于栅极膜表面的栅极图形层。

可选的，所述初始硅层与第一方向垂直的侧壁表面具有第一线宽粗糙度； 对所述硅层侧壁进行修复刻蚀处理的方法为：在形成初始栅极图形层后，对 初始硅层与第一方向垂直的侧壁进行修复刻蚀处理，使得初始硅层侧壁表面 具有第二线宽粗糙度。

可选的，采用化学下流刻蚀法进行所述修复刻蚀处理；在对所述初始硅 层侧壁进行修复刻蚀处理后，去除所述第一图形层。

可选的，所述化学下流刻蚀法的工艺参数为：刻蚀气体包括CF₄和O₂， CF₄流量为100sccm至1000sccm，O₂流量为5sccm至100sccm，刻蚀源功率 为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10 秒至60秒。