[发明专利]金属栅极的形成方法

说明书

一种金属栅极的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成若干伪栅，每个伪栅包括位于半导体衬底上的底层填充层，位于底层填充层上的刻蚀停止层，位于刻蚀停止层上的顶层填充层；在所述伪栅的侧壁上形成侧墙；形成覆盖所述半导体衬底和侧墙表面的介质层，所述介质层的表面与伪栅的顶部表面齐平；采用第一干法刻蚀工艺去除所述顶层填充层，以刻蚀停止层作为停止层；采用第二干法刻蚀工艺去除所述刻蚀停止层，暴露出底层填充层的表面；采用湿法刻蚀工艺去除所述底层填充层，形成凹槽，所述凹槽暴露出半导体衬底表面；形成填充满凹槽的金属栅极。本发明的方法提高去除伪栅的刻蚀工艺的稳定性和均匀性。

技术领域

本发明涉及半导体制作领域，特别涉及一种金属栅极的形成方法。

背景技术

金属-氧化物-半导体晶体管(MOS晶体管)是构成集成电路尤其是超大规模集成电路的主要器件之一。自MOS晶体管发明以来，其几何尺寸按照摩尔定律一直在不断缩小，目前其特征尺寸已发展进入深亚微米以下。在此尺度下，器件的几何尺寸按比例缩小变得越来越困难。另外，在MOS晶体管器件及其电路制造领域，最具挑战性的是传统CMOS工艺在器件按比例缩小过程中，由于二氧化硅栅介质层高度减小所带来的从栅极向衬底的漏电流问题。

为解决上述漏电问题，目前MOS晶体管工艺中，采用高K栅介质材料代替传统的二氧化硅栅介质，并使用金属作为栅电极，两者配合使用以避免栅极损耗以及硼渗透所导致的漏电流问题。

目前制备金属栅极的工艺主要有两种方法，分别是“先栅极”和“后栅极”。“后栅极”又称为伪栅，使用该工艺时高介电常数栅介质层无需经过高温步骤，所以阈值电压VT偏移很小，芯片的可靠性更高。因此，后栅极工艺得到更广泛的应用。

现有技术提供了一种使用“后栅”工艺形成金属栅极的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅；形成覆盖所述半导体衬底和伪栅侧壁的层间介质层，层间介质层的表面经化学工艺研磨后与伪栅的顶部表面齐平；去除所述伪栅，形成凹槽；形成填充满凹槽的金属栅极。

但是现有的方法在去除伪栅，形成凹槽时，均匀性控制不好，容易产生过去除或伪栅材料的残留。

发明内容

本发明解决的问题是怎样提高去除伪栅工艺的稳定性和均匀性。

为解决上述问题，本发明提供一种金属栅极的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成若干伪栅，每个伪栅包括位于半导体衬底上的底层填充层，位于底层填充层上的刻蚀停止层，位于刻蚀停止层上的顶层填充层；在所述伪栅的侧壁上形成侧墙；形成覆盖所述半导体衬底和侧墙表面的介质层，所述介质层的表面经化学工艺研磨后与伪栅的顶部表面齐平；采用第一干法刻蚀工艺去除所述顶层填充层，以刻蚀停止层作为停止层；采用第二干法刻蚀工艺去除所述刻蚀停止层，暴露出底层填充层的表面；采用湿法刻蚀工艺去除所述底层填充层，形成凹槽，所述凹槽暴露出半导体衬底表面；形成填充满凹槽的金属栅极。

可选的，所述刻蚀停止层的材料与顶层填充层和底层填充层的材料不相同。

可选的，所述底层填充层的材料与顶层填充层的材料相同或不相同。

可选的，所述刻蚀停止层的材料为SiN或SiON，顶层填充层的材料为多晶硅或无定形硅，底层填充层的材料为多晶硅或无定形硅。

可选的，所述顶层填充层的厚度大于刻蚀停止层和底层填充层的总厚度。

可选的，所述顶层填充层的厚度为400～600埃，刻蚀停止层的厚度为25～50埃，底层填充层的厚度为50～100埃。

可选的，顶层填充层厚度为伪栅总厚度的1/8～1/6。