[发明专利]一种嵌入式闪存及其制备方法、电子装置

说明书

本发明涉及一种嵌入式闪存及其制备方法、电子装置，所述方法包括提供基底，在基底中形成有通过浅沟槽隔离氧化物相隔离的有源区，浅沟槽隔离氧化物的顶部高于所述基底的表面；沉积浮栅材料层，以覆盖有源区和所述浅沟槽隔离氧化物；平坦化所述浮栅材料层，露出浅沟槽隔离氧化物的表面；回蚀刻所述浮栅材料层，以减小所述浮栅材料层的厚度，露出部分高度的所述浅沟槽隔离氧化物；回蚀刻露出的浅沟槽隔离氧化物，以减小露出的所述浅沟槽隔离氧化物的关键尺寸；再次沉积所述浮栅材料层至浅沟槽隔离氧化物的顶部，以包围所述浅沟槽隔离氧化物，平坦化所述浮栅材料层；去除浅沟槽隔离氧化物中关键尺寸减小的部分，以在有源区上形成T形浮栅。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种嵌入式闪存及其制备方法、电子装置。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪速存储器(flash memory，简称闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

随着半导体技术发展，对存储器件进行更为广泛的应用，需要将所述存储器件与其他器件区同时形成在一个芯片上，以形成嵌入式半导体存储装置。例如将所述存储器件内嵌置于中央处理器，则需要使得所述存储器件与嵌入的中央处理器平台进行兼容，并且保持原有的存储器件的规格及对应的电学性能。一般地，需要将所述存储器件与嵌入的标准逻辑装置进行兼容。

嵌入式闪存技术是将逻辑工艺和闪存工艺集成，但是由于两种工艺的不同需求需要工艺过程进行权衡，为了使器件具有更好的可靠性，需要严格的高耦合比(Highercoupling ratio)，高耦合比同时伴随着ONO长度比的增加，隧道氧化层的长度。

在节距关键尺寸确定的情况下，为了提高器件的性能，所述浅沟槽隔离氧化物和浮栅中应该避免出现孔洞，其中在填充所述浅沟槽隔离氧化物和浮栅的过程中是否会出现孔洞取决于节距关键尺寸和所填充空隙(gap)的高深宽比。

在所述逻辑工艺和闪存工艺的填充中存在下述矛盾，当有源区关键尺寸较大时，则所述浅沟槽隔离结构的关键尺寸较小，具有较大的深宽比，在填充过程中会在浅沟槽隔离氧化物中产生孔洞，如图2a和2b中A所示；但是有源区关键尺寸较小时，在所述有源区上形成浮栅结构时则会导致沉积浮栅过程中产生孔洞，如图2b中B所示。

因此如何权衡两者的工艺窗口同时以避免孔洞的出现成为目前亟需解决的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种嵌入式闪存的制备方法，包括：

步骤S1：提供基底，在所述基底中形成有通过浅沟槽隔离氧化物相隔离的有源区，所述浅沟槽隔离氧化物的顶部高于所述基底的表面；

步骤S2：沉积浮栅材料层，以覆盖所述有源区和所述浅沟槽隔离氧化物；

步骤S3：平坦化所述浮栅材料层，露出浅沟槽隔离氧化物的表面；

步骤S4：回蚀刻所述浮栅材料层，以减小所述浮栅材料层的厚度，露出部分高度的所述浅沟槽隔离氧化物；

步骤S5：回蚀刻露出的所述浅沟槽隔离氧化物，以减小露出的所述浅沟槽隔离氧化物的关键尺寸；

步骤S6：再次沉积所述浮栅材料层至所述浅沟槽隔离氧化物的顶部，以包围所述浅沟槽隔离氧化物，并平坦化所述浮栅材料层；