[发明专利]低功耗同步时序数字电路芯片及该芯片时钟信号生成方法

说明书

技术领域

本发明涉及低功耗芯片设计技术领域，具体地指一种低功耗同步时序数字电路芯片及该芯片时钟信号生成方法。

背景技术

当前的集成电路大多数是CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的同步时序数字电路芯片，这种芯片中必然包含有时钟信号。目前，CMOS数字电路芯片的规模越来越大，速度越来越快，芯片的功耗自然越来越高，在很多应用领域中，功耗已经成为首要考虑因素或制约因素。当数字电路芯片规模越大频率越快，其中的时钟树的结构就变得越来越庞大和复杂，所以时钟树上消耗的功耗占芯片总功耗的比例越来越高，一些数据显示，时钟树消耗的功耗占到芯片总功耗的30～50％。一般来说，数字电路芯片包括时钟树、寄存器和组合逻辑电路单元(完成逻辑计算、操作的功能。由最基本的“与门”电路、“或门”电路和“非门”等基础电路单元组成)这三大部分。当前一般的芯片设计中，他们均采用同一个供电电源进行供电。对于这种数字电路芯片，技术人员一般采用降低供电电压或根据需要动态降低频率的方式来节省功耗，但是这些方案也同时降低了芯片的性能即频率。

发明内容

本发明的目的就是要提供一种低功耗同步时序数字电路芯片及该芯片时钟信号生成方法，该芯片及时钟信号生成方法能在保证芯片频率性能不变的前提下大幅降低功耗。

为实现此目的，本发明所设计的低功耗同步时序数字电路芯片，它包括时钟树、时钟信号驱动单元、多个寄存器和多个组合逻辑电路单元，所述时钟树包括源头时钟单元、多个对应的节点时钟单元和多个对应的末端时钟单元，所述每个寄存器连接对应的组合逻辑电路单元，其特征在于：它还包括高电压电源、低电压电源、高电平至低电平转换器和多个低电平至高电平转换器，所述高电压电源的输出端分别连接时钟信号驱动单元的供电端、高电平至低电平转换器的高压电源供电端、各个低电平至高电平转换器的高压电源供电端、各个寄存器的供电端和各个组合逻辑电路单元的供电端，所述低电压电源的输出端分别连接源头时钟单元的供电端、各个节点时钟单元的供电端、各个末端时钟单元的供电端、高电平至低电平转换器的低压电源供电端、各个低电平至高电平转换器的低压电源供电端，所述时钟信号驱动单元的时钟信号输出端通过高电平至低电平转换器连接时钟树中源头时钟单元的时钟信号输入端，所述时钟树中各个末端时钟单元的时钟信号输出端通过对应的低电平至高电平转换器连接对应寄存器的时钟信号输入端。

一种上述低功耗同步时序数字电路芯片的时钟信号生成方法，其特征在于，它包括如下步骤：

步骤1：所述高电压电源向时钟信号驱动单元的供电端、高电平至低电平转换器的高压电源供电端、各个低电平至高电平转换器的高压电源供电端、各个寄存器的供电端和各个组合逻辑电路单元的供电端供电，所述低电压电源向源头时钟单元的供电端、各个节点时钟单元的供电端和各个末端时钟单元的供电端、高电平至低电平转换器的低压电源供电端、各个低电平至高电平转换器的低压电源供电端供电，所述高电压电源输出的供电电压大于低电压电源输出的供电电压；

步骤2：所述时钟信号驱动单元输出基准摆幅的时钟信号，基准摆幅即高电压电源的电压幅度，该基准摆幅的时钟信号由高电平至低电平转换器转换为低摆幅的时钟信号，高电平至低电平转换器将低摆幅的时钟信号输入到时钟树的源头时钟单元中；

步骤3：所述低摆幅的时钟信号在上述时钟树中进行传输，经过逐级扩展，最后由时钟树的各个末端时钟单元将低摆幅的时钟信号传输到对应的低电平至高电平转换器中；

步骤4：所述各个低电平至高电平转换器将上述接收到的低摆幅的时钟信号还原成上述基准摆幅的时钟信号；

步骤5：所述各个低电平至高电平转换器将步骤4中得到的基准摆幅的时钟信号传输给对应的寄存器。

本发明的原理为：