[发明专利]金属互连结构的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其是涉及一种金属互连结构的形成方法。

背景技术

随着集成电路(简称IC)制造技术的飞速发展，传统集成电路的工艺节 点逐渐减小，集成电路器件的尺寸不断缩小，在一片晶圆上，半导体元件的 数量不断增加，为此集成电路制备工艺不断革新以提高集成电路器件的性能。

如为了满足半导体元件数量增多要求，在一片晶圆上通常形成多层结构 的半导体元件，而相邻层的半导体元件通过金属互连结构实现电连接，从而 在特定面积的芯片上增加半导体元件数量，以提高半导体器件的集成度。

参考图1，示出了现有技术多层结构半导体器件的制造方法的示意图，所 述制造方法包括：

提供半导体衬底10，所述半导体衬底10内形成有晶体管(图中未显示) 和金属互连结构等半导体元件；之后在半导体衬底10上形成第一介质层11， 在所述第一介质层11内形第一沟槽12，并向所述第一沟槽12内填充铜等导电 材料，形成第一导电插塞121或是金属互连线，用于形成金属互连结构。

所述第一导电插塞121与第一介质层11内的半导体元件电连接；之后再于 所述第一介质层内上形成与所述导电插塞11连接的半导体元件(图中未显示) 后，再与第一介质层11上形成第二介质层13，重复上述在第一介质层11内形 成第一导电插塞121和互连线的过程，在所述第二介质层13内形成第二导电插 塞14以及互连线……依此重复，从而在同一半导体衬底上形成多层结构的半 导体元件。

然而，在金属互连结构制备的实际工艺中，结合参考图2，以所述第一插 塞121为例，在向第一介质层11的第一沟槽12内填充导电材料122时，会在所 述第一沟槽12内的导电材料中形成空隙15，所述空隙15会导致后续形成的第 一导电插塞121被断开、电阻过高，以及电迁移失效等缺陷(互连线中同样存 在上述缺陷)，从而降低半导体器件的性能。

尤其是随着集成电路的工艺节点不断减小，开设于介质层内的沟槽的深 宽比增加，形成空隙占导电插塞内的空间比例逐渐增加，对于导电插塞的性 能影响越发严重。

为此，如何进一步提高金属互连结构的性能，以提高半导体器件的性能 是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种金属互连结构的形成方法，以提高金属互 连结构的性能。

为解决上述问题，本发明所提供的金属互连结构的形成方法，包括：

提供半导体基底；

在所述半导体基底内形成沟槽；

在所述沟槽的侧壁和底部形成金属籽晶层；

在所述金属籽晶层表面形成遮挡层；

去除位于所述沟槽底部的所述遮挡层，保留所述沟槽侧壁上的所述遮挡 层，以露出所述沟槽底部的金属籽晶层；

在露出的金属籽晶层上形成填充所述沟槽的金属层，以形成导电插塞。

可选地，所述金属籽晶层为铜籽晶层，所述金属层为铜层。

可选地，所述金属籽晶层的厚度为20～100纳米。

可选地，所述遮挡层为绝缘遮挡层。

可选地，所述遮挡层的材料的电阻率大于或等于100欧姆.厘米。

可选地，所述遮挡层的材料为氮化钛或氮化钽。

可选地，所述遮挡层的形成方法为物理气相沉积法或是原子层沉积法。

可选地，所述遮挡层的厚度为5～50埃。

可选地，采用离子轰击法去除位于所述沟槽底部的所述遮挡层。

可选地，所述离子轰击法包括以氩等离子体、氦等离子体或是氖等离子 体进行离子轰击。

可选地，所述离子轰击法的工艺参数为：轰击偏压为500～1500V，功率 为200～500W，温度为0～300℃，气体流量为4～100sccm，气压为0.5～10torr。

可选地，在露出的金属籽晶层的上形成金属层的工艺为电化学电镀法。

可选地，在形成沟槽后，形成所述金属籽晶层前，所述金属互连结构的 形成方法还包括：

在所述沟槽的侧壁和底部形成扩散阻挡层。

可选地，扩散阻挡层的厚度为10～100埃。

可选地，所述扩散阻挡层的材料为钽或氮化钽。

可选地，所述扩散阻挡层的形成方法为物理气相沉积法或是原子层沉积 法。