[发明专利]一种基于FPGA幅度偏置可调的波形发生电路及方法

权利要求书

1.应用基于FPGA幅度偏置可调的波形发生电路的方法，该电路由FPGA、DAC、滤波电路和程控放大电路组成，

其特征在于包括以下步骤：

1)DAC的选择确定了波形数据宽度，如选择波形数据宽度为N；

2)确定波形数据范围；根据步骤1)设定的波形数据宽度为N,则最大存储波形数据范围应为0-2N；

设DAC的负载电阻为R₀，上下接地电阻分别为R₁、R₂,输出最大电流为I，负载电阻上电压峰峰值为U_PP，负载电阻上电流峰峰值为I_PP，则U_PP＝R₀*I_PP；现需要计算I_PP与I_P的关系；

根据叠加定理：I_P+I_N＝I；

其中：I_P：同相输入电流；

I_N：反相输入电流；

I_P单独作用，设向上电流为I_P1，向下电流为I_P2，则：

I_P＝I_P1+I_P2

IP1=R0+R2R0+R1+R2Ip]]>

IP2=R1R0+R1+R2Ip]]>

I_N单独作用，设向上电流为I_N1，向下电流为I_N2，则：

I_N＝I_N1+I_N2

IN1=R2R0+R1+R2IN]]>

IN2=R0+R1R0+R1+R2IN]]>

则差分后电流输出为：

IP2-IN1=R1R0+R1+R2IP-R2R0+R1+R2IN=R1R0+R1+R2IP-R2R0+R1+R2(I-IP)=R1+R2R0+R1+R2IP-R2R0+R1+R2I]]>

设差分后电流输出为I_out，则存在下述关系：

max[Iout]=R1+R2R0+R1+R2IPmax-R2R0+R1+R2I]]>

min[Iout]=R1+R2R0+R1+R2IPmin-R2R0+R1+R2I]]>

IPP=max[Iout]-min[Iout]=R1+R2R0+R1+R2IPmax-R1+R2R0+R1+R2IPmin=R1+R2R0+R1+R2(IPmax-IPmin)......(1)]]>

其中：I_Pmax指I_P的最大值；

I_Pmin指I_P的最小值；

由于没有负电压，在无直流偏置输出时得出如下等式：

由等式(1)、(2)得到如下结果：

IPmin=R0+R1+R22(R0+R1)IPP+R2R1+R2I]]>

IPmax=3(R0+R1+R2)2(R0+R1)IPP+R2R1+R2I]]>

由上述等式得到，在无直流偏置时输出电流范围而根据所选择的DAC，输出最大电流为I，且存储的波形为最大幅度的波形数据，故最终确定波形存储器存储的波形数字量为

(R0+R1+R22(R0+R1)IPP+R2R1+R2I)I*216~(3(R0+R1+R2)2(R0+R1)IPP+R2R1+R2I)I*216;]]>

3)上位机根据设定的波形发生参数产生一个周期的上述范围的波形数据和对应的控制字，波形控制字包括频率控制字、相位控制字和幅度控制字；

4)上位机通过PCI-e总线将一个周期的波形数据传送给FPGA，FPGA将得到的波形数据存储到波形存储RAM中；

5)FPGA根据得到的频率控制字和相位控制字利用DDS和波形存储RAM产生波形；

6)DDS产生的波形数据经过幅度调节模块进行幅度控制；幅度调节模块主要包括乘法器和除法器；DDS产生的波形数据首先经过乘法器进行幅度放大，然后经过除法器进行幅度衰减；乘法系数和除法系数共同决定最终波形输出幅度；

7)设定偏置，将幅度调整后的波形数字量经过加减法器，进行偏置调整；

8)根据实际测试，确定由于频率效应引起的波形幅度的损失，确定波形幅度和频率的关系，从而根据此关系控制程控放大电路进行波形幅度补偿，确保幅度的精确性。