[发明专利]移位寄存器及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器，其特征在于，所述移位寄存器包括：

输入模块，根据信号输入端输入的信号以及第一时钟信号端输入的信号向输出模块、复位模块和维持模块发送输入信号；

复位模块，与所述输入模块以及信号输出端相连，根据第一时钟信号端输入的信号、第一电平信号以及第二电平信号以及所述输入信号对所述信号输出端进行复位；

维持模块，与所述输入模块和输出模块相连，根据所述输入模块发送的信号、第二时钟信号端输入的信号以及所述第二电平信号，向所述输出模块发送用以消除寄生耦合效应影响的维持信号；所述维持模块包括第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第三电容，其中，第六薄膜晶体管的控制端作为所述维持模块的输入端，与所述输入模块的输出端相连，第一端输入所述第二电平信号，第二端连接所述第三电容的第一端，并连接所述第七薄膜晶体管的控制端和第八薄膜晶体管的控制端；所述第三电容的第二端与所述第二时钟信号端相连；所述第七薄膜晶体管的第一端输入所述第二电平信号，第二端连接所述第八薄膜晶体管的第一端以及所述信号输出端；所述第八薄膜晶体管的第二端连接所述输出模块的输入端；

输出模块，与所述输入模块、所述维持模块和所述信号输出端相连，根据所述输入模块发送的输入信号、所述维持模块发送的维持信号、以及第二时钟信号端输入的信号向所述信号输出端发送输出信号。

2.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块包括第一薄膜晶体管，所述第一薄膜晶体管的第一端连接所述信号输入端，控制端连接所述第一时钟信号端，第二端作为所述输入模块的输出端与所述输出模块、所述复位模块和所述维持模块的输入端相连。

3.根据权利要求2所述的移位寄存器，其特征在于，所述复位模块包括第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管以及第二电容，其中，第二薄膜晶体管的控制端作为所述复位模块的输入端，与所述第一薄膜晶体管的第二端相连，第一端与所述第一时钟信号端相连，第二端与第三薄膜晶体管的第二端相连；第三薄膜晶体管的第一端输入所述第一电平信号，控制端与所述第一时钟信号端相连；第四薄膜晶体管的第一端与第二电容的第一端相连，并输入所述第二电平信号，控制端与第二电容的第二端相连，并连接第三薄膜晶体管的第二端，第二端作为所述复位模块的输出端与所述信号输出端相连。

4.根据权利要求3所述的移位寄存器，其特征在于，所述输出模块包括第五薄膜晶体管和第一电容，其中，第五薄膜晶体管第一端与所述第二时钟信号端相连，第二端与所述第一电容的第二端相连，并作为所述输出模块的输出端与所述信号输出端相连，控制端与所述第一电容的第一端相连，并作为所述输出模块的输入端与第一薄膜晶体管的第二端以及所述维持模块相连。

5.根据权利要求4所述的移位寄存器，其特征在于，所述第六薄膜晶体管的控制端与第一薄膜晶体管的第二端相连；第八薄膜晶体管的第二端连接第五薄膜晶体管的控制端。

6.根据权利要求4所述的移位寄存器，其特征在于，所述维持模块包括第六薄膜晶体管、第七薄膜晶体管以及第三电容，其中，第六薄膜晶体管的控制端作为所述维持模块的输入端，与第一薄膜晶体管的第二端相连，第一端输入所述第二电平信号，第二端连接所述第三电容的第一端，并连接所述第七薄膜晶体管的控制端；所述第三电容的第二端与所述第二时钟信号端相连；第七薄膜晶体管的第一端输入所述第二电平信号，第二端作为所述维持模块的输出端，连接第五薄膜晶体管的控制端。

7.根据权利要求5或6所述的移位寄存器，其特征在于，构成所述移位寄存器的所有所述薄膜晶体管均具有相同的沟道类型。

8.根据权利要求7所述的移位寄存器，其特征在于，当构成所述移位寄存器的所有所述薄膜晶体管均为P型薄膜晶体管时，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号；当构成所述移位寄存器的所有所述薄膜晶体管均为N型薄膜晶体管时，所述第一电平信号为高电平信号，所述第二电平信号为低电平信号。

9.根据权利要求7所述的移位寄存器，其特征在于，构成所述移位寄存器的所有所述薄膜晶体管均具有，与阵列基板上各像素单元的驱动薄膜晶体管相同的沟道类型，并采用相同的工艺同步形成。