[发明专利]综合隶属函数发生器阵列及模糊识别器

权利要求书

1.一种模糊识别器，其特征在于，包括综合隶属函数发生器阵列以及综合隶属度比较及输出电路；其中：

所述综合隶属函数发生器阵列具有N个模板，各模板包括多个隶属函数发生器单元；每一所述隶属函数发生器单元包括：

存储单元，用于存储标准模式的一个模糊特征的一个特征位，该存储单元连接于写控制线与位线对，在所述写控制线的控制下由所述位线对对该存储单元写入该特征位或读取该特征位；以及

匹配单元，包括相互独立的比较单元与电压控制型开关，其中，该比较单元连接至所述存储单元及搜索线对，用于将所述存储单元存储的该特征位与由所述搜索线对输入的待识别模式的一个特征位进行比较；该电压控制型开关连接至所述比较单元及匹配线，该电压控制型开关在所述比较单元的比较结果为匹配时不形成放电通道，保持所述匹配线的初始电平；在所述比较单元的比较结果为不匹配时形成放电通道，使所述匹配线放电；

各模板的该多个隶属函数发生器单元的电压控制型开关连接至同一匹配线，不同模板的隶属函数发生器单元的电压控制型开关则连接至不同匹配线，其中每一个模板存储一个标准模式；

每一个模板存储一个标准模式，各标准模式分别具有M个模糊特征，每一模糊特征具有L个特征位且该L个特征位具有不同系数值，该综合隶属函数发生器阵列用于将各模板所存储的M个模糊特征的特征位与待识别模式的M个特征值的特征位进行比较，其中N、M，L为正整数；

所述综合隶属度比较及输出电路用于根据所述综合隶属函数发生器阵列输出的N个模板分别对应的比较结果，比较并输出与所述待识别模式的M个特征值匹配的特征位的系数之和最高的模板所存储的标准模式的M个模糊特征的存储地址。

2.根据权利要求1所述的模糊识别器，其特征在于，所述综合隶属度比较及输出电路包括匹配度求大电路、匹配线读出电路以及地址译码电路，其中，所述匹配度求大电路用于根据所述N个模板分别对应的比较结果，输出该N个模板相应的电平信号，其中与所述待识别模式的M个特征值匹配的特征位的系数之和最大的模板对应的电平信号为第一电平信号，与所述待识别模式的M个特征值匹配的特征位的系数之和非最大的模板对应的电平信号为第二电平信号；所述匹配线读出电路用于对所述匹配度求大电路输出的N个电平信号分别进行调整后输出；所述地址译码电路用于确定所述第一电平信号调整后的信号所对应的所述综合隶属函数发生器阵列中的与待识模式最接近的模板所存储的标准模式的M个数据字的存储地址。

3.根据权利要求1或2所述的模糊识别器，其特征在于，还包括时序控制电路、隶属函数输入/输出电路以及特征译码输入电路，其中，所述时序控制电路用于控制所述模糊识别器的时序，所述隶属函数输入/输出电路用于通过位线对向所述综合隶属函数发生器阵列写入所述标准模式的模糊特征或从综合隶属函数发生器阵列读取所述标准模式的模糊特征；所述特征译码输入电路用于将输入其中的待识别模式进行译码，获得该待识别模式的特征值，并将其通过搜索线对输入至所述综合隶属函数发生器阵列。