[发明专利]具输出缓冲器的集成电路及控制输出缓冲器的方法

权利要求书

1.一种集成电路，包括：

一输出缓冲器，具有一输出缓冲延迟、一讯号输入以及一讯号输出，该输出缓冲器具有多个可变数量的输出驱动器，这些输出驱动器响应于多个输出驱动器控制讯号而开启；

多个序列电路，接收第一时间讯号及第二时间讯号作为输入，其中该第一时间讯号及该第二时间讯号的相对时间决定这些输出驱动器的该可变数量；以及

一控制电路，利用一第一电路以产生具有一第一延迟的该第一时间讯号，利用一第二电路以产生具有关联于该输出缓冲延迟的一第二延迟的该第二时间讯号，利用这些序列电路产生这些输出驱动器控制讯号，以及响应于该输出驱动器控制讯号使该可变数量的这些输出驱动器开启；

其中，这些输出驱动器被分成多个输出驱动器群组，这些序列电路中相同的序列电路驱动器控制这些输出驱动器群组中相同群组里不同的输出驱动器；

该第一电路响应一参考讯号以产生具有该第一延迟的该第一时间讯号，其中该第一延迟对工艺电压温度条件至少其中之一不敏感；以及

该第二电路在其输入上回应该参考讯号以在其输出上产生具有该第二延迟的该第二时间讯号，其中该第二延迟关联于源自该工艺电压温度条件至少其中之一对该输出缓冲延迟的改变。

2.根据权利要求1所述的集成电路，其中这些输出驱动器的该可变数量取决于传递该第二时间讯号直到接收该第一时间讯号的这些序列电路的一数量。

3.根据权利要求1所述的集成电路，其中这些输出驱动器为并联，该输出缓冲延迟通过这些输出驱动器的该可变数量是变多或变少而被缩短或延长。

4.根据权利要求1所述的集成电路，其中这些序列电路被分成多个序列电路群组，这些序列电路群组里相同群组中的不同序列电路控制这些输出驱动器群组中的该相同群组。

5.根据权利要求1所述的集成电路，其中这些序列电路被分成多个序列电路群组，这些序列电路群组里相同群组中不同的序列电路控制这些输出驱动器群组中相同的输出驱动器。

6.一集成电路，包括：

一输出缓冲器，具有一输出缓冲延迟、一讯号输入以及一讯号输出，以及接收一输出驱动器控制讯号的一控制讯号输入；

多个序列电路，接收第一时间讯号及第二时间讯号作为输入，该第一时间讯号产生自一第一延迟电路，该第二时间讯号产生具有一第二延迟，该第二延迟关联于该输出缓冲延迟；

多个延迟电路，产生决定该输出缓冲延迟的一可变延迟，该输出缓冲器具有多个可变数量的输出驱动器，这些输出驱动器的该可变数量取决于传递该第二时间讯号直到接收该第一时间讯号的这些序列电路的一数量；以及

一控制电路：利用该第一延迟电路以产生具有一第一延迟的该第一时间讯号，利用一第二延迟电路以产生具有关联于该输出缓冲延迟的该第二延迟的该第二时间讯号，利用这些序列电路产生该输出驱动器控制讯号，以及使该输出驱动器控制讯号历经该可变延迟以到达该输出缓冲器；

其中，这些输出驱动器被分成多个输出驱动器群组，这些序列电路中相同的序列电路驱动器控制这些输出驱动器群组中相同群组里不同的输出驱动器；

该第一延迟电路响应一参考讯号以产生具有该第一延迟的该第一时间讯号，其中该第一延迟实质上对工艺电压温度条件至少其中之一不敏感；以及

该第二延迟电路响应该参考讯号以产生具有该第二延迟的该第二时间讯号，其中该第二延迟关联于源自该工艺电压温度条件至少其中之一对该输出缓冲延迟的改变。

7.根据权利要求6所述的集成电路，其中这些序列电路被分成多个序列电路群组，这些延迟电路响应这些序列电路群组里相同群组中不同的序列电路而产生相同的延迟。

8.根据权利要求6所述的集成电路，其中这些序列电路被分成多个序列电路群组，该可变延迟为一相同值，该相同值通过输出驱动讯号而产生，该输出驱动讯号产生自这些序列电路群组里相同群组中不同的序列电路。