[发明专利]基于DBF的多普勒天气雷达的小型化高速处理板及处理方法有效
申请号: | 201410570693.8 | 申请日: | 2014-10-23 |
公开(公告)号: | CN104331008A | 公开(公告)日: | 2015-02-04 |
发明(设计)人: | 崔扬;唐瑾 | 申请(专利权)人: | 安徽四创电子股份有限公司 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 合肥金安专利事务所 34114 | 代理人: | 吴娜 |
地址: | 230088 安徽*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 dbf 多普勒 天气 雷达 小型化 高速 处理 方法 | ||
1. 基于DBF的多普勒天气雷达的小型化高速处理板,其特征在于:包括在该板上集成的FPGA控制器和第一、二DSP处理器,所述FPGA控制器通过高速光纤与中频数字接收机的输出端相连, FPGA控制器通过Link口分别与第一、二DSP处理器双向通讯,FPGA控制器通过以太网模块与终端双向通讯,所述第一、二DSP处理器均采用BWDSP100处理器。
2.根据权利要求1所述的基于DBF的多普勒天气雷达的小型化高速处理板,其特征在于:所述FPGA控制器的输入输出端分别与第一SRAM外部存储芯片、第二SRAM外部存储芯片、Flash存储器、EEPROM存储器、GPIO口相连。
3.根据权利要求1所述的基于DBF的多普勒天气雷达的小型化高速处理板,其特征在于:所述第一DSP处理器与第二DSP处理器之间通过Link口双向通讯,第一DSP处理器的输入输出端与第一DDR2 SDRAM外部存储芯片相连,第二DSP处理器的输入输出端与第二DDR2 SDRAM外部存储芯片相连。
4.根据权利要求1所述的基于DBF的多普勒天气雷达的小型化高速处理板,其特征在于:所述FPGA控制器采用EP2SGX90芯片。
5.根据权利要求1所述的基于DBF的多普勒天气雷达的小型化高速处理板,其特征在于:所述FPGA控制器通过第一、二高速光纤与中频数字接收机的输出端相连,通过第三高速光纤与校正模块相连,通过第四高速光纤与备份存储器相连。
6. 基于DBF的多普勒天气雷达的小型化高速处理板的处理方法,其特征在于该方法包括:
在工作模式下,FPGA控制器接收第一、二高速光纤的IQ数据,完成DBF运算后,将数据通过Link口发送给第一DSP处理器,由第一DSP处理器完成脉冲压缩,第一DSP处理器将数据通过总线按Fr存储在第一DDR2 SDRAM外部存储芯片中,第二DSP处理器分段读取第一DDR2 SDRAM外部存储芯片中存储的数据进行运动补偿、杂波抑制、气象要素的估计,在一个CPI计算完成后,通过Link口将数据发送给FPGA控制器,FPGA控制器通过以太网模块将结果数据发送给终端;
在接收校正模式下,FPGA控制器接收第一、二高速光纤的IQ数据,将数据通过Link口发送给第一DSP处理器,由第一DSP处理器完成32路接收校正系数的运算,第一DSP处理器将接收校正系数发送给FPGA控制器,由FPGA控制器将接收校正系数保存在EEPROM存储器中,作为下一次开机的初始化值,FPGA控制器同时将校正系数通过以太网模块发送给终端;
在发射校正模式下,FPGA控制器接收第三高速光纤的IQ数据,将数据通过Link口发送给第一DSP处理器,由第一DSP处理器完成32路发射校正系数的运算,第一DSP处理器将发射校正系数发送给FPGA控制器,由FPGA控制器将发射校正系数保存在EEPROM存储器中,作为下一次开机的初始化值,FPGA控制器同时将校正系数通过第三高速光纤发送给T/R组件,且通过以太网模块发送给终端。
7.根据权利要求6所述的处理方法,其特征在于:所述FPGA控制器在正常运算的同时,将DBF运算后的数据通过第四高速光纤发送给备份存储器,FPGA控制器对于某一方向的数字波束形成要完成下列DBF运算:
这里f(t)为目标接收信息;k为波束号;d为阵元间距;λ为发射载波波长;α为目标信号相对天线阵面法线的入射角;n为第n通道;W为加权系数;C为校正参数;Ω反映波束指向;j表示复数的虚部;C(n)是校正系数,N是信号的样本数。
8.根据权利要求6所述的处理方法,其特征在于:所述第一DSP处理器进行如下运算:首先,程序初始化,判断CPI是否中断,若中断,则取控制字,否则返回判断CPI是否中断;取控制字后,判断是否处于校正模式,若处于校正模式,则启动数据接收,进行校正运算,输出校正结果后返回判断CPI是否中断;若非处于校正模式,则判断是否改变波束指向,若波束指向改变,则计算波束形成权后输出,否则,判断Tr是否中断;在输出波束形成权后,判断Tr是否中断,若中断,则启动数据接收,进行脉冲压缩后写入第一DDR2 SDRAM外部存储芯片,否则,返回判断Tr是否中断;在写入第一DDR2 SDRAM外部存储芯片后,判断CPI是否结束,若结束,则返回判断CPI是否中断,否则,返回判断Tr是否中断。
9.根据权利要求6所述的处理方法,其特征在于:所述第二DSP处理器进行如下运算:首先,程序初始化,判断CPI是否中断,若中断,则取控制字,否则,返回判断CPI是否中断;取控制字后,判断是否处于校正模式,若处于校正模式,则返回判断CPI是否中断,否则,判断FCPI是否中断;若FCPI中断,则读第二DDR2 SDRAM外部存储芯片,否则返回判断FCPI是否中断;在读第二DDR2 SDRAM外部存储芯片之后,依次进行运动补偿、杂波抑制和谱矩估计,再判断CPI是否结束,若结束,则输出Z、V、W后返回判断CPI是否中断,否则,返回判断FCPI是否中断。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安徽四创电子股份有限公司,未经安徽四创电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410570693.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:便于填充润滑油的轴承
- 下一篇:一种拉爆螺栓墙孔连接系统及其成型方法