[发明专利]基于频率源的FPGA分频方法

权利要求书

1.基于频率源的FPGA分频方法，其特征在于，频率源中FPGA的信号输入口输入的信号触发FPGA的累加器进行计数，FPGA的逻辑控制电路根据累加器的值控制FPGA的脉冲输出口输出相应的分频信号，作为频率源的输出信号。

2.如权利要求1所述的基于频率源的FPGA分频方法，其特征在于，所述FPGA分频方法为偶数倍分频方法，分频倍数为N倍，N为偶数；FPGA获得分频信号的步骤具体为：

1）设置累加器的触发方式为上升沿触发；设置累加器为模为N的计数方式；

2）当FPGA的信号输入口输入的信号上升沿到达时，累加器进行一次计数； 

3）FPGA的逻辑控制电路判断累加器的值是否为N/2-1，如果是，执行步骤4，否则返回步骤2；

4）逻辑控制电路控制FPGA的脉冲输出口输出的分频信号进行翻转；将累加器进行复位，返回步骤2。

3.如权利要求1所述的基于频率源的FPGA分频方法，其特征在于，所述FPGA分频方法为奇数倍分频方法，分频倍数为M倍，M为奇数，占空比为r/M，r为小于M的正整数；FPGA获得分频信号的步骤具体为：

1）设置累加器的触发方式为上升沿触发；FPGA的脉冲输出口输出低电平；设置累加器为模为M的计数方式；

2）当FPGA的信号输入口输入的信号上升沿到达时，累加器进行一次计数；FPGA的逻辑控制电路判断累加器的值是否为0，如果是，执行步骤5；否则执行步骤3；

3）FPGA的逻辑控制电路判断累加器的值是否达到r，如果是，执行步骤5，否则执行步骤4；

4）FPGA的逻辑控制电路判断累加器的值是否达到M-1，如果是，执行步骤6，否则执行步骤2；

5）逻辑控制电路控制FPGA的脉冲输出口输出的分频信号进行翻转；返回步骤2； 

6）将累加器进行复位，返回步骤2。

4.如权利要求1所述的基于频率源的FPGA分频方法，其特征在于，所述FPGA分频方法为奇数倍分频方法，分频倍数为L倍，占空比为1/2；所述累加器为2个，包括第一累加器和第二累加器；该方法包括第一分频信号处理模块和第二分频信号处理模块；第一分频信号处理模块和第二分频信号处理模块分别通过FPGA的逻辑控制电路得到第一分频信号和第二分频信号；逻辑控制电路还用于将第一分频信号和第二分频信号进行相或运算，得到频率源的输出信号，从FPGA的脉冲输出口输出；其中，

第一分频信号处理模块获得第一分频信号的步骤具体为：

A1）设置第一累加器的触发方式为上升沿触发；设FPGA输出的第一分频信号的初始状态为低电平；设置第一累加器为模为L的计数方式；

A2）当FPGA的信号输入口输入的信号上升沿到达时，第一累加器进行一次计数；

A3）FPGA的逻辑控制电路判断第一累加器的值是否为0，如果是，执行步骤A6，否则执行步骤A4；

A4) FPGA的逻辑控制电路判断第一累加器的值是否达到(L-1)/2，如果是，执行步骤A6，否则执行步骤A5；

A5）FPGA的逻辑控制电路判断第一累加器的值是否达到L-1，如果是，将第一累加器复位；返回步骤A2；

A6) 逻辑控制电路控制FPGA输出的第一分频信号进行翻转；返回步骤A2；

第二分频信号处理模块获得第二分频信号的步骤具体为：

B1）设置第二累加器的触发方式为下降沿触发；设FPGA输出的第二分频信号的初始状态为低电平；设置第二累加器为模为L的计数方式；

B2）当FPGA的信号输入口输入的信号下降沿到达时，第二累加器进行一次计数；

B3）FPGA的逻辑控制电路判断第二累加器的值是否为0，如果是，执行步骤B6，否则执行步骤B4；

B4) FPGA的逻辑控制电路判断第二累加器的值是否达到(L-1)/2，如果是，执行步骤B6，否则执行步骤B5；

B5) FPGA的逻辑控制电路判断第二累加器的值是否达到L-1，如果是，将第二累加器复位；返回步骤A2；

B6)逻辑控制电路控制FPGA输出的第二分频信号进行翻转；返回步骤B2。