[发明专利]图像传感器及其形成方法在审
申请号: | 201410592593.5 | 申请日: | 2014-10-28 |
公开(公告)号: | CN105633104A | 公开(公告)日: | 2016-06-01 |
发明(设计)人: | 倪景华;李凤莲 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L27/146 | 分类号: | H01L27/146;H01L21/8238 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 应战;骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图像传感器 及其 形成 方法 | ||
技术领域
本发明涉及半导体技术领域,特别涉及一种图像传感器及其形成方法。
背景技术
图像传感器是将光学图像信号转换为电信号的半导体器件。以图像传感 器作为关键零部件的产品成为当前以及未来业界关注的对象,吸引着众多厂 商投入。以产品类别区分,图像传感器产品主要分为电荷耦合图像传感器 (Charge-coupledDeviceimagesensor,简称CCD图像传感器)、互补型金属氧化 物图像传感器(ComplementaryMetalOxideSemiconductorimagesensor,简称 CMOS传感器)。CMOS图像传感器是一种快速发展的固态图像传感器,由于 CMOS图像传感器中的图像传感器部分和控制电路部分集成于同一芯片中,因 此CMOS图像传感器的体积小、功耗低、价格低廉,相较于传统的CCD(电荷 耦合)图像传感器更具优势,也更易普及。
请参考图1,为现有的CMOS图像传感器的剖面结构示意图。
CMOS图像传感器一般包括多个按照阵列排列的像素单元,以一个像素单 元为例,所述CMOS图像传感器包括:半导体衬底10;位于半导体衬底10内的 P阱11;位于半导体衬底10上的第一栅极结构,所述第一栅极结构包括第一栅 介质层21、位于第一栅介质层21表面的第一栅极22和位于第一栅介质层21和 第一栅极22侧壁表面的第一侧墙23,所述第一栅极结构为图像传感器的传输 晶体管的栅极结构;位于第一栅极结构一侧的半导体衬底10内的N型掺杂区 31,所述N型掺杂区31与半导体衬底10构成光电二极管;位于所述N型掺杂区 31表面的P型钉扎层32;位于所述第一栅极结构另一侧的半导体衬底10内的浮 置扩散区24,所述N型掺杂区31和浮置扩散区24分别作为传输晶体管的源极和 漏极;位于浮置扩散区24另一侧的半导体衬底10表面的第二栅极结构,所述 第二栅极结构为复位晶体管的栅极结构,所述第二栅极结构包括第二栅介质 层25、位于第二栅介质层25表面的第二栅极26和位于第二栅介质层25和第二 栅极26侧壁表面的第二侧墙27;位于第二栅极结构另一侧的半导体衬底内10 的漏极掺杂区28,所述浮置扩散区24和漏极掺杂区28分别作为复位晶体管的 源极和漏极。所述CMOS图像传感器还包括位于P阱内的浅沟槽隔离结构33, 用于隔离有源区。所述图像传感器还包括位于浮置扩散区24和漏极掺杂区28 表面的金属互连结构40,以及其他晶体管结构(图1中未示出)。
所述P型钉扎层32与N型掺杂区31之间构成方向PN结,隔离光电二极管内 产生的光电子,避免所述N型掺杂区31表面发生漏电。
但是,现有技术中形成所述P型钉扎层32的过程中,往往是通过光刻工艺 形成图形化光刻胶层作为掩膜,限定P型钉扎层32的位置和尺寸,然后进行P 型离子注入,形成所述P型钉扎层。但是由于光刻工艺的偏差导致不同像素的 P型钉扎层的位置之间有偏差,从而影响图像传感器的不同像素单元性能的均 一性,从而影响图像传感器的性能。
发明内容
本发明解决的问题是提供一种图像传感器及其形成方法,提高图像传感 器的性能。
为解决上述问题,本发明提供一种图像传感器的形成方法,包括:提供 半导体衬底;在所述半导体衬底上形成覆盖部分半导体衬底的栅极结构;在 所述栅极结构一侧的半导体衬底内形成N型掺杂区;在所述栅极结构侧壁表 面形成牺牲层,所述栅极结构一侧的牺牲层覆盖部分N型掺杂区;在未被牺 牲层覆盖的N型掺杂区内形成P型钉扎层,所述P型钉扎层表面与半导体衬 底表面齐平;去除牺牲层,暴露出未被P型钉扎层覆盖的部分N型掺杂区。
可选的,所述牺牲层的形成方法包括:形成覆盖半导体衬底表面以及栅 极结构表面的牺牲材料层;采用无掩膜刻蚀工艺,刻蚀所述牺牲材料层,去 除位于半导体衬底表面以及栅极结构顶部表面的部分牺牲材料层,形成位于 栅极结构侧壁表面的牺牲层。
可选的,采用原子层沉积工艺形成所述牺牲材料层。
可选的,所述牺牲材料层的厚度为10nm~100nm。
可选的,所述牺牲层的材料为氧化硅、氮化硅或氮氧化硅。
可选的,所述N型掺杂区的厚度为100nm~1000nm。
可选的,对栅极结构一侧的半导体衬底进行N型离子注入,形成所述N 型掺杂区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410592593.5/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的