[发明专利]针对DDS杂散提出的抖动注入系统

说明书

技术领域

本发明属于数据处理领域，尤其涉及一种针对DDS杂散提出的抖动注入系 统。

背景技术

DDS中杂散的来源是其硬件结构限制带来的非理想特型，比如相位控制字的 截断、幅度量化位数的限制等等，如果能够提高其精度，比如减少相位控制字 截断的位数、增大正弦查找表的存储容量等，这些方法对改善DDS的输出频谱 能够起到一定的作用，但是代价是成本的大幅度提高，因此还是不够理想。

发明内容

本发明的技术效果能够克服上述缺陷，提供一种针对DDS杂散提出的抖动 注入系统，其对杂散的分析可以看出，杂散是具有周期性的固定幅度的干扰， 但如果能打破其周期性，杂散的功率便可能被分散到周边频率上因此杂散幅度 相比原先幅度会降低，因此杂散状况得到改善。

为实现上述目的，本发明采用如下技术方案：注入系统采用相位随机抖动 注入方式，其包括相位累加器、相位随机抖动序列、加法器、正弦查找表ROM、 DAC,相位累加器、相位随机抖动序列通过加法器与正弦查找表ROM连接，相位 累加器输出的相位控制字通过该加法器与相位随机抖动发生器输出的随机序列 相加得到一个新的随机序列，然后将这个新的序列作为地址送入正弦查找表ROM 进行寻址。

本发明的针对DDS杂散提出的抖动注入系统可以采用另一种方式，注入系 统采用幅度随机抖动注入方式，其包括相位累加器、幅度随机抖动序列、正弦 查找表ROM、加法器、DAC，正弦查找表ROM、幅度随机抖动序列通过加法器与 DAC连接，将幅度随机抖动序列发生器的输出与正弦查找表的输出进行加法运 算，并且随机抖动序列发生器的输出位数与正弦查找表的输出位数相同；注入 随机抖动序列后，送入DAC的二进制幅度值变为一个在一定范围内随机抖动的 序列，将加法器的输出值进行数模变换得到带有一定波动的模拟正弦波。

破坏杂散周期性的一个方法是是在DDS的相位控制字或正弦查找表ROM的 输出中加入随机抖动序列，进而使DDS在输出频谱上得到改善。其中在相位控 制字中加入随机抖动序列的方法叫做相位随机抖动注入法，在正弦查找表ROM 的输出上加入随机抖动序列的方法叫做幅度随机抖动注入法。

附图说明

图1为本发明的相位随机抖动注入模块示意图；

图2为本发明的幅度随机抖动注入模块示意图。

具体实施方式

本发明所要解决的技术问题是提出一种针对DDS杂散提出的抖动注入法的 研究。

第一、相位随机抖动注入法通过载相位控制字中加入随机抖动序列可以使 得DDS的相位和也产生随机抖动，这样由相位截断带来的相位累加和截断部分 的周期性溢出也会变为随机的溢出，因此相位截断杂散的能量不再停留在原先 的固定频率上而是发生分散。相位随机抖动注入法的原理图可以用图1所示。

图1中加了相位随机抖动的DDS是在一个常规的DDS结构的相位累加器后 面再加上一个加法器，相位累加器输出的相位控制字通过该加法器与相位随机 抖动发生器输出的随机序列相加得到一个新的随机序列，然后将这个新的序列 作为地址送入正弦查找表进行寻址。其中相位随机抖动序列字长为N-P位，设 该序列为r(n)，则r(n)为在区间[0，2^N-P-1]上均匀分布的随机序列。

随机抖动发生器可以用M序列发生器(伪随机序列发生器)来实现，M序列 发生器产生的伪随机序列码中0和1出现的概率几乎相等并且分布没有规律， 具有类似白噪声的伪随机特性。

随机抖动发生器也以与相位累加器等共同使用一个参考时钟以保持同步， 在相位累加器的输出累加和中加上一个随机抖动序列后，杂散信号序列也就相 应变为一个随机序列而失去了原先的周期性，在频域中表现为白噪声，幅度与 原先相比有所降低。

第二、幅度随机抖动注入法的工作原理图如图2所示。

该方法中将幅度随机抖动序列发生器的输出与正弦查找表的输出进行加法 运算，并且随机抖动序列发生器的输出位数与正弦查找表的输出位数相同，都 为W位。注入随机抖动序列后，送入DAC的二进制幅度值也变为一个在一定范 围内随机抖动的序列，这样就使得原先截断误差序列变得不规律，也就破坏了 它的周期性。最后将加法器的输出值进行数模变换得到带有一定波动的模拟正 弦波。这种波动在频域中同样表现为白噪声，也就是加入的随机抖动将相位截 断杂散的能量分散到了其他频率分量中去而抑制了相位截断杂散的幅度。