[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，特别是涉及具有金属电阻元件层的半导体装置。

背景技术

以往，微型计算机制品和振荡器为分体结构，但近些年来，通过在微型计算机芯片内内置振荡器，能够实现布局面积的缩小、成本降低等。为了在微型计算机芯片内内置振荡器，需要在所有环境下(电压·温度)输出稳定的振荡频率，在微型计算机制品的高速OCO(On Chip Oscillator)电路中，谋求实现例如40MHz±1％作为目标精度。

在此，在作为模拟电路的高速OCO(On Chip Oscillator)电路内的恒定电流产生电路的电阻体中使用多晶硅电阻。但是，多晶硅电阻由于所谓的压阻效应，根据应力而电阻值变动。特别是，因封装工序以后的模具应力所引起的电阻值的变动显著。因此，考虑有高速OCO电路的频率变动变大而实现高速OCO电路的目标精度变得困难的情况。

微型计算机制品的高速OCO电路通常通过所谓的多层配线结构形成，但多数情况下电阻体形成于多层配线结构的最上层。由此，电阻体被保护膜直接覆盖其上表面，容易从保护膜受到应力。从抑制因来自该保护膜的应力引起的电阻值的偏差的观点出发，在比多层配线结构的最上层靠下侧的层形成电阻体的技术例如在日本特开2001-267320号公报、日本特开2011-155192号公报、日本特开2008-130918号公报中公开。

在日本特开2001-267320号公报中，通过以从电阻体上方的配线层到达电阻体的方式延伸的导电层(埋入接触孔)，配线层和电阻体电连接。相反地，在日本特开2011-155192号公报中，通过从电阻体向其下方延伸的导电层(接触插头)，电阻体和其下方的配线层电连接。

但是，在日本特开2001-267320号公报、日本特开2011-155192号公报中的任一个中，此外在没有由上述导电层实现的电连接的日本特开2008-130918号公报中，均没有公开如下考虑：使用同一掩模同时形成用于与形成于比最上层更靠下侧的层的电阻体电连接的导电层、和用于连接不是电阻体的配线层彼此的导电层。由此，如果没有为了如上所述使用同一掩模同时形成电阻体用的导电层、和不是电阻体的配线层用的导电层的考虑，则存在需要使用不同的掩膜形成电阻体用的导电层、和不是电阻体的配线层用的导电层的可能性。这样一来，存在工序变得非常复杂、制造成本高涨的可能性。

其他课题和新的特征通过本说明书的记述以及附图而明确。

发明内容

一实施方式所涉及的半导体装置具有多个第1配线层、第1绝缘膜、第2绝缘膜、多个第2配线层、金属电阻元件层和多个导电层。多个第1配线层配置在基板的主表面上。第1绝缘膜配置为覆盖多个第1配线层的上表面。第2绝缘膜配置为覆盖第1绝缘膜的上表面。多个第2配线层配置在第2绝缘膜上。金属电阻元件层配置在第1绝缘膜的上表面上的多个第2配线层中的至少一个第2配线层的正下方。多个导电层分别从多个第2配线层沿与主表面交叉的方向朝向金属电阻元件层延伸。金属电阻元件层包括金属配线层。多个导电层中的至少一个导电层的侧面的至少一部分与金属配线层连接。

其他实施方式所涉及的半导体装置具有至少一个第1配线层、第1绝缘膜、第2配线层、金属电阻元件层和多个导电层。至少一个第1配线层配置在基板的主表面上。第1绝缘膜配置为覆盖第1配线层的上表面。第2配线层在第1绝缘膜上配置有多个。金属电阻元件层配置为在与主表面交叉的方向上比多个第2配线层靠第1配线层侧，并且配置在多个第2配线层中的至少一个第2配线层的正下方。多个导电层分别从多个第2配线层沿与主表面交叉的方向朝向金属电阻元件层延伸。多个导电层中的至少一个导电层是电阻元件区域导电层，该电阻元件区域导电层配置于与金属电阻元件层在平面上重叠的金属电阻元件区域，并且以从多个第2配线层中的配置在金属电阻元件区域的至少一个第2配线层到达金属电阻元件层的方式连接，多个导电层中的至少一个导电层是配线区域导电层，该配线区域导电层在不是金属电阻元件区域的配线区域中从多个第2配线层中的至少一个第2配线层延伸并到达至少一个第1配线层，电阻元件区域导电层和配线区域导电层在与主表面交叉的方向上的深度相等。