[发明专利]集成电路、电子电路及保险丝装置

权利要求书

1.一种集成电路，其特征在于，包括一电性可重置保险丝装置，所述电性可重置保险丝装置包括：

多个可重置保险丝模块，并联耦接，各所述可重置保险丝模块包括一保险丝元件，其特性取决于一第一阻抗状态及一第二阻抗状态，所述多个可重置保险丝模块经组态以至于：

当所述保险丝元件为所述第一阻抗状态，且在一第一方向上流过各所述保险丝元件的一电流超过一电流界限时，所述保险丝元件进入所述第二阻抗状态；以及

当所述保险丝元件为所述第二阻抗状态，且响应于一全时重置信号及一分时重置信号，在相反于所述第一方向的一第二方向上施加一电流至所述保险丝元件时，所述保险丝元件被重置至所述第一阻抗状态。

2.如权利要求1所述的集成电路，其特征在于，所述电性可重置保险丝装置经组态以至于：

当各所述保险丝元件为所述第一阻抗状态，所述电性可重置保险丝装置的特性取决于低于一预定低阻抗值的一阻抗；以及

当各所述保险丝元件为所述第二阻抗状态，所述电性可重置保险丝装置的特性取决于高于一预定高阻抗值的一阻抗。

3.如权利要求1所述的集成电路，其特征在于，各所述保险丝元件为一电阻式随机存取存储器元件。

4.如权利要求1所述的集成电路，其特征在于，各所述保险丝元件为一相变电阻式元件、一磁电阻式随机存取存储器元件或一导电桥随机存取存储器元件。

5.如权利要求1所述的集成电路，其特征在于，所述电性可重置保险丝装置经组态以至于所述多个可重置保险丝模块的所述保险丝元件以交错时间序列来重置，从而降低重置所述电性可重置保险丝装置所需的功率。

6.如权利要求1所述的集成电路，其特征在于，各所述可重置保险丝模块更包括一第一开关装置、一第二开关装置、一第三开关装置、一第四开关装置，耦接于所述保险丝元件，其中：

所述第一开关装置、所述保险丝元件以及所述第二开关装置串联耦接，用以提供在所述第一方向上通过所述保险丝元件的一导通路径；以及

所述第三开关装置、所述保险丝元件以及所述第四开关装置串联耦接，用以提供在所述第二方向上通过所述保险丝元件的一导通路径。

7.如权利要求6所述的集成电路，其特征在于，

所述第一开关装置为一第一N型金属氧化物半导体场效应晶体管；

所述第二开关装置为一第二N型金属氧化物半导体场效应晶体管；

所述第三开关装置为一第一P型金属氧化物半导体场效应晶体管；

所述第四开关装置为一第三N型金属氧化物半导体场效应晶体管。

8.如权利要求7所述的集成电路，其特征在于，

所述第二N型金属氧化物半导体场效应晶体管以及所述第一P型金属氧化物半导体场效应晶体管耦接至一反向的所述全时重置信号；

所述第一N型金属氧化物半导体场效应晶体管耦接至一反向的所述分时重置信号；以及

所述第三N型金属氧化物半导体场效应晶体管耦接至所述分时重置信号；

其中各所述可重置保险丝模块的所述分时重置信号为时间交错，从而降低重置所述电性可重置保险丝装置所需的功率。

9.一种电子电路，其特征在于，包括：

一电路模块，具有一最大电流容忍值；以及

一电性可重置保险丝装置；

其中所述电路模块以及所述电性可重置保险丝装置串联耦接于一正供电轨及一负供电轨之间；

其中所述电性可重置保险丝装置包括并联耦接的多个可重置保险丝模块，各所述可重置保险丝模块包括一保险丝元件，其特性取决于一第一阻抗状态及一第二阻抗状态，所述多个可重置保险丝模块被组态以至于：

当各所述保险丝元件为所述第一阻抗状态，且一电流在一第一方向上流过各所述保险丝元件时，所述电性可重置保险丝装置的特性取决于低于一预定低阻抗值的一阻抗；

当流过所述电性可重置保险丝装置的一电流超出所述电路模块的所述最大电流容忍值时，各所述保险丝元件进入所述第二阻抗状态，且所述电性可重置保险丝装置的特性取决于高于一预定高阻抗值的一阻抗；以及

当一电流在相反于所述第一方向的一第二方向上施加至各所述保险丝元件时，响应于一重置信号，所述保险丝元件被重置至所述第一阻抗状态。