[发明专利]一种半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种半导体器件及其 制作方法。

背景技术

现有技术中，在制作超结MOS(Metal-Oxide-Semiconductor，金属氧化物 半导体晶体管)器件时，首先在N型外延层上刻蚀出深沟槽，其次在深沟槽中 生长P型外延，然后进一步制作多晶硅栅极，最后在刻蚀的多晶硅窗口中依次 生长介质层和金属层，从而形成超结MOS器件。

制作超结MOS器件的具体工艺流程如下：

步骤一、首先，在N型衬底的上表面制作N型外延层；其次，在N型外 延层的上表面生长初始氧化层；最后，刻蚀掉部分初始氧化层直至在N型外延 层中刻蚀出深沟槽，如图1a所示。

步骤二、在刻蚀出的深沟槽中生长P型外延直至P型外延将整个N型外 延层以及深沟槽的上表面完全覆盖，如图1b所示。

步骤三、将多余的P型外延层研磨或者回刻，使得N型外延层和P型外 延层的上表面均位于同一水平面上，如图1c所示。

步骤四、在N型外延层和P型外延层的上表面均生长栅氧化层，如图1d 所示。

步骤五、在栅氧化层的上表面生长多晶硅层，如图1e所示。

步骤六、采用光刻胶刻蚀掉部分多晶硅层，以剩余的多晶硅层为掩膜进行 低剂量的P型离子注入，形成P-体区，如图1f所示。

步骤七、在沟槽的上表面形成光刻胶掩膜，并进行高剂量的N型离子注入， 形成源区，如图1g所示。

步骤八、在剩余的多晶硅层的上表面生长介质层，如图1h所示。

步骤九、在介质层的上表面生长金属层，如图1i所示。

然而，在采用上述方法制作超接MOS器件的过程中，需要对外延层进行 研磨或者回刻，而对外延层进行研磨或者回刻会影响半导体器件的参数。

发明内容

本发明实施例提供一种半导体器件及其制作方法，用以解决现有技术中在 制作半导体器件时需要对外延层进行研磨或者回刻，从而影响半导体器件参数 的问题。

本发明实施例提供的一种制作半导体器件的方法，包括：

在第一类型半导体衬底的上表面形成第二类型外延层，在所述第二类型外 延层中刻蚀出沟槽；

在所述沟槽内生长第一类型外延层；

依次生长栅氧化层和多晶硅层，所述多晶硅层至少覆盖所述沟槽；

进行第二类型离子注入，形成第二类型体区；

进行第一类型离子注入，在所述第二类型体区中形成第一类型源区；

依次生长介质层和金属层。

较佳的，所述第一类型为N型；所述第二类型为P型。

较佳的，所述沟槽深度为30～60um，宽度为2～8um。

较佳的，在进行第一类型离子注入之前，还包括：在部分所述第二类型体 区上覆盖光刻胶。

较佳的，生长介质层后，还包括：刻蚀掉部分位于第二类型体区上表面的 介质层和栅氧化层，以使后续生长的金属层与所述第二类型体区相连。

本发明实施例提供的一种半导体器件，第一类型半导体衬底的上表面覆盖 有第二类型外延层，所述第二类型外延层中具有第一类型源区、第二类型体区、 沟槽，所述沟槽内填满第一类型外延层，至少在所述沟槽上依次设置有栅氧化 层、多晶硅层、介质层和金属层，所述金属层与所述第一类型源区和第二类型 体区相连。

较佳的，所述第一类型为N型；所述第二类型为P型。

较佳的，所述沟槽深度为30～60um，宽度为2～8um。

较佳的，所述第一类型源区和所述第二类型体区位于所述沟槽之外。

较佳的，依次设置的栅氧化层多晶硅层、介质层至少覆盖所述沟槽。

上述实施例提供的制作半导体器件的方法，首先，在第一类型半导体衬底 的上表面形成第二类型外延层，在所述第二类型外延层中刻蚀出沟槽；其次， 在所述沟槽内生长第一类型外延层；依次生长栅氧化层和多晶硅层，所述多晶 硅层至少覆盖所述沟槽；最后，进行第二类型离子注入，形成第二类型体区； 进行第一类型离子注入，在所述第二类型体区中形成第一类型源区；依次生长 介质层和金属层，即在制作超结MOS器件的过程中，不需要对外延层进行研 磨或者回刻，从而不会对半导体器件的参数产生影响。