[发明专利]形成具有多重功函数栅极结构的方法及所产生的产品

说明书

技术领域

一般来说，本发明涉及半导体装置的制造，并且，更具体地，各种新颖的方法，以形成具有多重功函数的晶体管的栅极结构以及和含有这种晶体管的各种集成电路产品。

背景技术

高级集成电路(例如，CPU、存储设备、特定功能集成电路(application specific integrated circuits,ASIC)及类似者)的制造需要在一个给定的晶片面积中按照指定的线路布局形成大量的电路元件，其中，所谓的金属氧化物半导体场效晶体管(MOSFET或FET)表示电路元件的一个重要类型，其实质地决定了该集成电路的性能。该晶体管通常是NMOS(NFET)或PMOS(PFET)型装置，其中，“N”和“P”标记乃基于形成该装置的源极区和漏极区的掺质的类型而设。所谓的互补金属氧化物半导体(CMOS)技术或产品指的是同时使用NMOS和PMOS而制造的集成电路产品。

场效晶体管，无论是NMOS或PMOS，通常包括源极区、漏极区、位在源极区和漏极区之间的通道区、以及位在通道区上方的栅极电极。流过FET的电流乃透过加诸于栅极电极的电压来控制。对于NMOS而言，如果没有电压被施加到栅极电极，则没有电流流过该装置。然而，当一个适当的正电压被施加到栅极电极时，NMOS的通道区就变成导通的，同时电流会被允许通过通道区，在源极区和漏极区之间流动。对于PMOS言，控制电压反向地运作。场效晶体管可以有各种不同的物理形状，如所谓的平面FET或所谓的3D或FinFET。

几十年来，主流一向以平面FET用于制造集成电路的产品，其乃肇因于涉及了形成这种平面装置的制造方法在比较下更简便，相对于涉及了形成3D晶体管的制造方法而论。为了提高平面FET的速度也为了增大平面FET于集成电路的密度，设计者多年来已经大幅降低了平面FET的物理尺寸。更具体言之，平面FET的通道长度已显著地减小，其导致平面FET开关速度的提升。然而，降低通道区长度同时也减少了源极区和漏极区之间的距离。在某些情况下，源极区和漏极区间的分离缩减使得它很难有效地防止源极区和通道区的电势被漏极区负面地影响。这有时被称为短通道效应，使其中平面FET作为主动开关的特性遭到劣化。

如上所述，相对于平面场效晶体管，所谓的3D或FinFET装置有种三维(3D)结构。更具体地说，在FinFET里，一般而言垂直设置的鳍状的作用区形成在半导体基底，而栅极结构(栅极绝缘层和栅极电极)则被置于鳍形作用区的左右两侧和上表面，以期形成三面栅极结构，进而使用三维结构取代平面结构。在某些情况下，绝缘覆盖层(例如，氮化硅)位于鳍的顶部，使该FinFET只有双栅极结构。不同于平面FET，在FinFET装置中，通道垂直形成于半导体基底的表面，以便缩小半导体装置尺寸。此外，在FinFET中，接面电容在装置漏极区被大幅减小，这往往会降低至少一些短通道效应。当一个适当的电压被施加到鳍式场效晶体管的栅极电极，鳍的表面(和接近该表面的内部)，也就是那大致垂直直立的侧壁和鳍的上表面，会成为导电通道区，从而让电流流通。在FinFET装置中，“通道宽度”是大约垂直鳍的高度的2倍再加上该鳍顶部表面的宽度，也就是鳍宽度。多个鳍可以形成在其相对平面型晶体管装置的覆盖区内。因此，对于一个给定的覆盖区，FinFET往往能够产生明显更强的电流-相较于平面晶体管装置而言。也因此FinFET的漏电流在装置关闭后大大地降低-相较于平面晶体管装置而言。此乃肇因于对“鳍”通道区更优越的控制。总之，FinFET的三维结构是一个更优越的MOSFET结构-相较于平面晶体管装置而言-特别是在20nm的CMOS技术节点和其后驱者。

对于许多早期的设备技术世代，大部分晶体管元件的栅极结构已经由多种硅基材料构成，如二氧化硅氧化物、和/或氮氧化硅、及其与多晶硅栅极电极的组合。然而，随着大幅缩小后的晶体管元件的通道长度变得越来越小，许多较新世代的装置采用包含替代材料的栅极结构，以便避免短通道效应可能伴随着使用传统硅基材料于短通道而发生。例如，在一些大幅缩小的晶体管元件中，通道长度可能在10-32纳米的数量级上，其中，实施有包括一个所谓的高k电介质绝缘层的栅极结构和一或多层充当栅极电极(HK/MG)的金属层。这种替代栅极结构已经证实可以提供优化的操作特性-相较于传统二氧化硅氧化物/多晶硅栅极结构配置而言。